通过将单个芯片区域分为多个独立子区域（以一个或多个应力松弛区２８０ａ、２８０ｂ为基础分为２００ａ、２００ｂ、２００ｃ）可降低在复杂集成电路运行期间该子区域的各区域中的热诱导应力，从而提升包括低ｋ介电材料或超低介电常数（ＵＬＫ）材料的复杂金属化系统的总体可靠性。因此，与现有技术相比，本发明专利技术可结合半导体芯片（２００）横向尺寸的增加使用大量堆迭金属化层。
【技术实现步骤摘要】
【国外来华专利技术】
一般而言，本专利技术涉及集成电路的制造，且尤其涉及用以降低因芯片与封装之间 的热失配(thermal mismatch)引起的芯片-封装交互作用(interaction)的技术。
技术介绍
半导体设备通常形成在大体呈圆盘形并由任意适当材料制成的基板上。在目前情 况下以及可预见的未来，包含高度复杂电子电路的大多数半导体设备都将以硅为基础进行 制造，从而使硅基板以及含硅基板，例如绝缘体上硅(silicon on insulator ;S0I)基板， 成为形成如微处理器、SRAM、ASIC(专用集成电路；application specific IC)、片上系统 (system on chip ；SoC)等半导体设备的可行基础材料。各集成电路呈阵列式排列在晶片 (wafer)上，其中，除光刻(photolithography)工艺、测试(metrology)工艺以及在基板切 单(dicing)后各独立设备的封装外，大多数制造步骤针对基板上的全部芯片区同时执行， 所述制造步骤可涉及复杂集成电路中的数百个以上的独立工艺步骤。因此，经济制约因素 促使半导体生产商不断增加基板尺寸，以增加用于生产实际半导体设备的可用面积并因此 提高生产良率(yield)。除增加基板面积外，同样重要的是在给定的基板尺寸下优化基板面积的使用，以 尽可能将更多的基板面积用于半导体设备和/或用于工艺控制的测试结构。为了在给定 的基板尺寸下最大化可用表面积，电路元件的特征尺寸在不断缩小。由于高度复杂半导 体设备的特征尺寸的持续缩小需求，结合低k介电材料的铜已成为形成所谓互连结构中 频繁使用的替代物，所述互连结构包括金属导线层(metal line layer)和中间通孔层 (intermediate via layer)，包含作为层内连接的金属导线以及作为层间连接的通孔，其 通常连接独立电路元件，以提供必要的集成电路功能。多个金属导线层和通孔层通常需 要彼此堆迭以实现在考虑中的电路设计的所有内部电路元件和1/0(输入/输出；input/ output)、电源以及接地垫之间的连接。对于极端规模集成电路，信号传输延迟不再受例如场效应晶体管等电路元件的限 制，但由于电路元件密度的增加需要更多数量的电性连接，因而信号传输延迟受金属导线 接近程度的限制，因为导线到导线的电容(line-to-line capacitance)增加以及因导线横 截面积缩小而导致导线的导电性降低。因此，将例如二氧化硅(k > 3. 6)和氮化硅(k > 5) 等传统介质替换为具有更低介电常数的介电材料，亦即介电常数为3或以下的低k介质。不 过，低k材料的密度和机械稳定性或强度可能大大低于二氧化硅和氮化硅等良好认可的介 质。因此，在形成金属化系统期间以及任意后续集成电路制造工艺期间，生产良率可能取决 于例如低k介电层等敏感介电材料的机械特性及其与其他材料的黏附性。除所述介电常数为3. 0或以下的改进介电材料的机械稳定性降低的问题外，因不 同材料的相应热膨胀的热失配引起的芯片与封装之间的交互作用使得在复杂半导体设备 运行期间，设备可靠性可受到所述材料的设置的影响。例如，在复杂集成电路制造期间，可使用接触技术连接封装载体与芯片，即现有的倒装芯片(flip chip)封装技术。在成熟的 引线键合(wire bonding)技术中，可在芯片的最外金属层的周边设置适当的接触垫，其可 通过通孔连接至该封装的相应终端，与引线键合技术相反，在倒装芯片技术中，可在最外金 属化层上形成凸块结构(bump structure)，该凸块结构由例如焊锡材料构成，与该封装的 各接触垫接触。因此，该凸块材料经回焊(reflow)后，可在最外金属层与该封装载体的接 触垫之间建立可靠的电性和机械连接。这样，可在该最外金属层的全部芯片区提供大量的 具有降低的接触电阻和寄生电容的电性连接，从而提供例如CPU、存储的存储器等复杂集成 电路所需的10(输入/输出)功能。在连接凸块结构与封装载体的相应工艺程序期间，可 向复合设备施加一定程度的压力和/或热量，以在芯片上的各凸块与封装基板上的凸块或 垫之间建立可靠的连接。不过，热或机械诱导应力(induced stress)还可作用在下层金 属化层，所述下层金属化层通常可包含低k介质或超低k(ULK)介电材料，由于其机械稳定 性以及与其他材料的黏附力低，因此，由所述敏感材料脱层(delamination)而造成缺陷的 概率大大增加。而且，由于在复杂集成电路的批量生产(volume production)中，经济制约 因素通常要求封装使用专门的基板材料，例如有机材料，与硅芯片相比，其通常可具有不同 的导热性和热膨胀系数，因此，在附着至相应封装基板的半导体设备成品运行期间，基于硅 的半导体芯片与封装基板的热膨胀行为中的严重失配可导致发生显着的机械应力。因此， 可使该金属化系统过早失效，后面将参照图Ia和图Ib进行详细描述。图Ia示意显示为集成电路150的剖视图，该集成电路150包括通过凸块结构160 与封装基板170连接的半导体管芯或芯片100，其中，封装基板170大体由有机材料构成，例 如适当的聚合物材料等。半导体芯片100通常可包括基板101，例如硅基板或SOI基板，取 决于集成电路150的电路布局和性能的整体配置。另外，基于硅的半导体层102通常可设置 在基板101的“上方”，其中，半导体层102可包括集成电路150的期望功能行为所需的大量 电路元件，例如晶体管、电容、电阻等。如前所述，在当前以批量生产技术生产的复杂半导体 设备中，电路元件的关键尺寸的不断缩小可使得晶体管的关键尺寸达50nm甚至更小量级。 而且，半导体芯片100可包括金属化系统110，其在改进设备中可包括多个金属化层，亦即， 多个设备层，其中，金属导线和通孔可嵌入在适当的介电材料中。如上所述，在各种金属化 层中所使用的该相应介电材料的至少其中部分可由降低机械稳定性的材料构成，以使相邻 金属导线的寄生电容尽可能低。如前所述，该凸块结构160的至少其中部分可作为金属化 系统110的一部分而提供，其中，由例如焊锡材料构成的相应凸块可设在系统110的最外金 属化层上。另一方面，封装基板107可包括具有适当位置和适当尺寸的接触垫(未图示)， 其可与相应凸块接触，以在施加热量和/或机械压力后建立机械和电性连接。另外，封装基 板170可包括任意适当的导线，以连接凸块结构160的凸块和相应终端，从而可建立与例如 印刷电路板等其他周边部件的电性接口。出于方便，在封装基板170中的任何这样的导线 未图示。在集成电路150运行期间，形成在半导体层102中或形成在半导体层102上方的 电路元件可在半导体芯片100内部产生热量，该热量可例如通过金属化系统110和凸块结 构160和/或基板101散发，这取决于基板101的总体导热性。例如，SOI基板的散热能力 可远低于纯硅基板，因为隔离半导体层102与剩余基板材料的绝缘氧化埋层的降低的导热 性。这样，主要的散热路径可表示为凸块结构160和封装基板107。因此，在半导体芯片100以及封装基板170中可产生稍高的平均温度，其中，如前所述，该两部件之间的热膨胀本文档来自技高网...
【技术保护点】
１．一种半导体设备，包括：多个电路元件，形成在半导体材料中或半导体材料上方；金属化系统，形成在该多个电路元件上方，该金属化系统包括一个或多个金属化层以及用以连接封装基板的最外接触层；以及应力松弛区，至少设在该金属化系统中，该应力松弛区将该金属化系统至少分为第一部分和第二部分，该应力松弛区包括金属导线部分，其位在该一个或多个金属化层的至少其中一个中，用以电性连接该第一部分和该第二部分。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：M·格里伯格，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。