液晶显示器驱动电路的布局制造技术

一种液晶显示器驱动电路的布局能够减少布局占用面积。液晶显示器驱动电路的布局将正模拟电压和负模拟电压传送至液晶显示器，并包括数模转换器（ＤＡＣ）区块和缓冲器区块。ＤＡＣ区块包括利用正参考电压产生对应于对应数字数据的各个正模拟电压的Ｎ／２正ＤＡＣ、以及利用负参考电压产生对应于对应数字数据的各个负模拟电压的Ｎ／２负ＤＡＣ，Ｎ为整数。缓冲器区块包括缓冲Ｎ／２正模拟电压的Ｎ／２正缓冲器和缓冲Ｎ／２负模拟电压的Ｎ／２负缓冲器，并交替排列。Ｎ／２正和负ＤＡＣ分为一对一或者两个或两个以上的群组，这些群组交替排列。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种液晶显示器驱动电路，尤其涉及液晶显示器驱动电路的布局，能 够减少布局所占用的面积。
技术介绍
图1为显示出传统6个信道液晶显示器驱动电路的方块图。参考图1，该液晶显示器驱动电路100包括一锁存器区块110、一数模转换器(DAC) 区块120、一缓冲器区块130和切换区块140。锁存器区块110包括储存和输出对应于6个信道的数字数据的六个锁存器。DAC区块120包括三个P型DAC (P DAC)和三个N型DAC (NDAC)。该三个P DAC使 用正参考电压Vrefp产生对应于数字数据A、C和E的正模拟电压A’、C’和E’，该数字数据A、C和E从对应锁存器中输出。该三个NDAC使用负参考电压Vrefn产生对应于数字数据B、D和F的负模拟电压B’、D’和F’，该数字数据B、D和F从对应锁存器中输出。这里，数 字数据的位数为η (η为整数)。缓冲器区块130包括三个P型缓冲器(P缓冲器)和三个N型缓冲器(N缓冲器)。 三个P缓冲器缓冲从三个P DAC输出的三个正模拟电压Α’，C’和Ε’。三个N缓冲器缓冲 从三个N DAC输出的三个负模拟电压B’，D’和F’。这里，每个P缓冲器为一定制缓冲器，所以适合产生模拟电压，尤其正模拟电压， 具有比中心电压的预定振幅更高的振幅。每个N缓冲器皆为一定制缓冲器，因此适于产生 模拟电压，尤其负模拟电压，具有比中心电压的预定振幅更低的振幅。使用这个定制缓冲器 的原因是为了减少缓冲器电路布局占用的面积。由于P缓冲器和N缓冲器交替排列，则简 化了与缓冲器区块130连接的切换区块140的电路。切换区块140将藉由缓冲器区块130缓冲的模拟电压A’至F’分类为正模拟电压 和负模拟电压，然后交替地将它们传送至液晶显示面板(图中未示)。换句话说，该切换区 块造成传送至液晶显示面板的数字数据的极性连续切换。图2显示了传统12个信道液晶显示器驱动电路的布局。参考图2，该12个信道液晶显示器驱动电路与图1中的两个6信道液晶显示器驱 动电路的集合相同，因此不再描述其中的组件。P DAC用于产生正模拟电压，以及N DAC用于产生负模拟电压。如此，在这些DAC 利用互补金属氧化物半导体(CMOS)实现的情况下，每个DAC通常都仅利用ρ型晶体管和N 型晶体管其中之一来实现。在图2中，P DAC实现的例子是利用在N型井内形成的P型晶体管来实现，而N DAC 是利用在P型井内形成的N型晶体管来实现。当布局形成的时候，在每个基板内或上形成 的图案之间需要固定的间隙。这通常称作设计规则。随后，当图案邻近另一个图案的时候， 图案间的间隙藉由该设计规则来定义。由于这个设计规则，布局所占用的面积将增加。图3显示了图2内所示的DAC区块的详细晶体管层级布局。在图3中，总共12个信道显示在上侧，该12上信道中仅仅6个中间信道在下侧大 体地放大。在符号中，a代表晶体管和另一个晶体管之间的间隔，b代表晶体管和保护环之 间的间隔，c代表保护环和包括该保护环的井边界之间的间隔。在图3下侧显示出6个信道的情况下，a、b和c的数量个别为6、12和12，因此总 共存在30个间隔点。在图3的下侧显示出12个信道的情况下，总共存在60个间隔点，为 6个信道的30个间隔点的两倍。如图3所示，在传统液晶显示器驱动电路的情况下，P型井和N型井交替排列，而N 型MOS晶体管和P型晶体管在对应井中以群组交替排列。出于这个原因，这些组件之间存 在太多不必要的间隔点。
技术实现思路
因此，对于现有技术中出现的问题，本专利技术实施例提供了一种液晶显示器驱动电 路的布局，能够减少布局占用面积。根据本专利技术的一观点，提供一种液晶显示器驱动电路的布局，其将正模拟电压和 负模拟电压传送至液晶显示器，并包括数模转换器(DAC)区块和缓冲器区块。DAC区块包括 利用正参考电压产生对应于对应数字数据的各个正模拟电压的N/2正DAC，以及利用负参 考电压产生对应于对应数字数据的各个负模拟电压的N/2负DAC，N为整数。缓冲器区块包 括缓冲N/2正模拟电压的N/2正缓冲器和缓冲N/2负模拟电压的N/2负缓冲器，两者并交 替排列。N/2正和负DAC分为一对一、两个或两个以上的群组，这些群组交替排列。根据本专利技术实施例，液晶显示器驱动电路的布局减少了液晶显示器驱动电路布局 所占用的面积。可以理解地是，前面概述和后面详细描述都具实例性和解释性，并意图对本专利技术 实施例提供进一步的解释说明。附图说明图1为传统6个信道液晶显示器驱动电路的方块图；图2为传统12个信道液晶显示器驱动电路的布局示意图；图3为图2内所示的DAC区块的详细晶体管层级布局示意图；图4为本专利技术实施例中液晶显示器驱动电路的布局示意图；图5为本专利技术另一实施例中液晶显示器驱动电路的布局示意图；图6为本专利技术第三实施例中液晶显示器驱动电路的布局示意图；图7为本专利技术第四实施例中液晶显示器驱动电路的布局示意图；图8为图4内所示的DAC区块的详细晶体管层级布局示意图；图9为图5内所示的DAC区块的详细晶体管层级布局示意图；图10为图6内所示的DAC区块的详细晶体管层级布局示意图；图11为图7内所示的DAC区块的详细晶体管层级布局示意图；以及图12为根据DAC排列的横向尺寸之间的比较示意图。具体实施例方式现在更加详细地描述本专利技术实施例，并参考图式。图式和说明书中使用的相同的 附图标记代表相同或相似的部分。图4显示了本专利技术实施例中液晶显示器驱动电路的布局。参考图4，液晶显示器驱动电路400包括一锁存器区块410、一数模转换器(DAC) 区块420、一缓冲器区块430和一切换区块440。缓冲器区块430和切换区块440具有与图2所示的传统液晶显示器驱动电路200 相同的布局。配置锁存器区块410输出顺序为A、C、B、D、E、A、F、B、C、E、D和F的数字数据。DAC 区块420根据从锁存器区块410输出的数字数据A、C、B、D、Ε、A、F、B、C、E、D和F的顺序产 生模拟电压六，、(，、8，、0，3，、六，、卩，、8，、(，』，、0，和 F，。配置该DAC区块420的方式为两个P型DAC，个别接收两个数字数据A和C并产生 对应于所接收数字数据的正模拟电压A’和C’、以及两个N型DAC，个别接收两个数字数据 B和D并产生对应于所接收数字数据的负模拟电压B’和D’，并按照顺序排列。整体而言， 两个P型DAC和两个N型DAC为一群组，这些群组交替排列。由于配置由12个缓冲器组成的缓冲器区块430的方式为交替排列P型和N型缓 冲器，从DAC区块420输出的模拟电压A，、C，、B，、D，、Ε，、A，、F，、B，、C，、E，、D，和F，也将传送至对应于所述模拟电压的缓冲器。从作为第一 DAC的P型DAC中输出的正模拟电压A’可以直接传送至作为第一缓 冲器排列的P型缓冲器。由于从作为第二 DAC的P型DAC输出的正模拟电压C’将被传送 至作为第三缓冲器排列的P型缓冲器，则传送该正模拟电压C’的金属线具有一个弯曲点。由于从作为第三DAC的N型DAC输出的负模拟电压B’将被传送至作为第二缓冲器 排列的N型缓冲器，则传送负模拟电压B’的金属线具有一个弯曲点。由于从作为第四DAC 的N型DAC输出的负模拟电压D’将被传送至作为第四缓冲本文档来自技高网...

【技术保护点】
一种液晶显示器驱动电路的布局，其将多个正模拟电压和多个负模拟电压传送至液晶显示器，其特征在于，该布局包括：　　数模转换器（ＤＡＣ）区块，具有利用正参考电压产生对应于对应数字数据的各个正模拟电压的正ＤＡＣ、以及利用负参考电压产生对应于对应数字数据的各个负模拟电压的负ＤＡＣ，这里Ｎ为整数；以及　　缓冲器区块，其中缓冲该Ｎ／２个正模拟电压的正缓冲器和缓冲该负模拟电压的负缓冲器交替排列，　　其中，该正ＤＡＣ分为一对一或两个或两个以上的群组，该负ＤＡＣ分为一对一或两个或两个以上的群组，并且这些群组交替排列。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：赵贤镐，
申请(专利权)人：硅工厂股份有限公司，
类型：发明
国别省市：KR