提供一种存储器器件（３４０），其包括写入位线（４５２）、读取位线（４５４）和至少一个存储器单元（４１０）。该存储器单元（４１０）包括写入存取晶体管（４７０）、耦合于该读取位线（４５４）并耦合于该第一写入存取晶体管（４７０）的读取存取晶体管（４８０）和耦合于该第一写入存取晶体管（４７０）的栅极横向晶闸管（ＧＬＴ）器件（４６０）。通过解耦该读取和写入位线（４５４，４５２），该存储器单元（４１０）阻止读取操作过程中的读取干扰，这是其许多特征之一。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施方式大体涉及半导体存储器器件。尤其是，本专利技术的实施方式涉及 栅极横向晶闸管随机存取存储器(GLTRAM)单元(cell)结构和实现这种GLTRAM存储器单 元的存储器器件，及其制造方法。
技术介绍
集成电路存储器包括静态随机存取存储器(SRAM)。许多SRAM单元结构利用六晶 体管或八晶体管存储器单元。与在SRAM单元的许多实现中使用的这种六晶体管和八晶体 管相关的大布局面积限制了高密度SRAM器件的设计。考虑到这些缺点，已经有构筑具有简单布局和相对于传统存储器单元更小的布局 面积的、基于晶闸管的存储器单元的尝试。晶闸管是一种双稳定、三端子器件，其由四层结 构构成，所述四层结构包括P型阳极区、N型基区、耦合于栅极的P型基区以及以PNPN配置 布置的N型阴极区。PN结形成于该P型阳极区和该N型基区之间、该N型基区和该P型基 区之间以及该P型基区和该N型阴极区之间。向该P型阳极区、该N型阴极区和该P型基 区制造触点。F. Nemati和J. D. Plummer披露过一种双器件晶闸管SRAM(T-RAM)单元，其包括 存取晶体管和栅极辅助的、竖直PNPN晶闸管，其中所述竖直晶闸管工作在栅极增强开关模 式。参考F. Nemati和J. D. Plummer的，1999年加州斯坦福的斯坦福大学的集成系统中心的 "a Novel Thyristor-based SRAM Cell (T-RAM) for High-Speed,Low-Voltage,Giga-Scale Memories”。T-RAM单元的性能依赖于该竖直晶闸管的关断(turn-off)特性。该关断特性 依赖于该PNPN晶闸管的P型基区中的累积电荷和载流子(carrier)迁移时间。通过反向 偏置该晶闸管以进行写入零(write-zero)操作和通过使用栅极电极以帮助该竖直晶闸管 的关断开关以对累积的电荷放电，该竖直晶闸管的关断特性从毫秒级进步到纳秒级。图1是电路示意图100，其描绘了传统的晶闸管随机存取存储器(T-RAM)单元的阵 列，该阵列包含T-RAM单元110。如图1中所示，T-RAM单元110由字线120、130、公共位线150、串联于匪OS存取 晶体管170的薄电容耦合晶闸管(TCCT)器件160组成。该TCCT器件160提供一种有源 存储元件，其包含晶闸管162和耦合于晶闸管162的栅极的电容器165。NMOS存取晶体管 170耦合于TCCT器件160的阴极节点146和公共位线150之间。TCCT器件160的阳极节 点148固定在正偏压。TCCT器件160呈现出双稳定电流-电压(I-V)特性。该双稳定电 流-电压特性导致逻辑1(1)和逻辑0(0)数据状态之间的很宽的读取边缘，因为两个状态 之间的on/off电流比大于lxlO5。参看F. Nemati等人的著作。该双稳定电流-电压特性 带来良好的读取电流，因为在逻辑1(1)数据状态，TCCT器件160处于带来更高电流的正向 二极管模式。为了在T-RAM单元110存储逻辑1 (1)，通过TCCT器件160和NMOS存取晶体 管170施加大于等待或保持电流的恒定电流。通过公共位线150收集来自该存储器单元的 每一个的电流。在读取操作过程中，公共位线150上的电压水平必须被保持在某个水平上(例如，地或一半(Vdd))。如果电流从每一个连接的存储器单元中流到公共位线150，则公 共位线150上的电压水平将波动。这可能致使该读取操作受到干扰(也被称为“读取干扰” 问题)，因为公共位线150上的电压水平既被所选的单元改变又被来自未被选择的单元的 泄露电流的量改变。图2是电路示意图200其描绘了传统的薄电容耦合晶闸管(TCCT)-DRAM单元的阵 列，该阵列包括TCCT-DRAM单元210、270。与传统DRAM单元(它们通常包括MOSFET器件和 电容器)相反，TCCT-DRAM单元210由单个TCCT器件260和三个控制线组成，该三个控制 线包括写入使能线230、字线240和位线250。值得注意的是，TCCT-DRAM单元210不需要 存取晶体管。TCCT器件沈0由晶闸管262和栅极电容器265组成，晶闸管262包括连接到 位线250的阳极节点248和连接到字线240的阴极节点M6，栅极电容器265在晶闸管262 的P基区(未示)上方直接连接到栅极线，所述栅极线充当写入使能线230。TCCT-DRAM单 元210使用基本读取/写入操作工作，其包括等待模式、写入逻辑1(1)操作、写入逻辑0(0) 操作和读取操作。在等待模式下，位线250和字线240两者都处于Vdd，而存储的数据由晶闸管的P 基区的充电状态保持。TCCT DRAM中的字线240激活沿着写入使能线230连接的TCCT单 元。在写入逻辑1(1)操作过程中，施加在位线250上的电压保持高电压而写入使能线230 被脉冲化(pulsed)，同时字线240保持在地电压水平，触发TCCT器件沈0闭锁。除了施 加在位线250上的电压被保持在低电压从而写入使能线230的脉冲将TCCT器件260切换 到其阻断状态之外，写入0(0)操作的偏置方案与写入1(1)操作的相同。在读取操作过程 中，字线240被保持低电压而位线250的电压或电流的变化被读取到感测放大器(sense amplifier)中。在等待模式或“保持期”过程中(此过程发生在写入0 (0)操作之后)，由于从阳极 节点248流到阴极节点246的反向泄漏电流，该晶闸管的P基区(未示)被冲负电而该P 基区的电势逐渐增加。由于这个泄漏电流，在工作过程中TCCT-DRAM单元210必须被定期 刷新以重置TCCT-DRAM单元210的充电状态。该刷新操作涉及从TCCT-DRAM单元210读取 存储的值，然后将存储的值写入回TCCT-DRAM单元210。相应地，需要存储器器件和存储器单元结构，其具有很小的存储器单元尺寸和很 快的工作速度，还需要用于制造这种存储器器件和存储器单元结构的方法。如果这种存储 器器件和存储器单元结构还能够消除执行周期性的刷新操作的需要的话，会很理想。如果 这种存储器器件和存储器单元结构可以减少和/或消除比如读取操作过程中可能发生的 读取干扰等问题的话，也会很理想。
技术实现思路
根据一个实施方式，提供一种存储器器件，其包括写入位线、读取位线和至少一个 存储器单元。该存储器单元包括写入存取晶体管、读取存取晶体管(其耦合于该读取位线 并耦合于该第一写入存取晶体管)和栅极横向晶闸管(GLT)器件(其耦合于该第一写入存 取晶体管)。通过解耦(decoupling)该读取和写入位线，该存储器单元阻止读取操作过程 中的读取干扰，这是其许多特征之一。附图说明通过参考该具体实施方式和权利要求书，同时结合以下附图，可以得出对本专利技术 的更完整的理解，在附图中图1是一个电路示意图，其描绘了传统晶闸管随机存取存储器(T-RAM)单元的阵列；图2是一个电路示意图，其描绘了传统的薄电容耦合晶闸管(TCCT)-DRAM单元的 阵列；图3是一种可以与本专利技术的实施方式一起使用的存储器系统的方框图；图4是一个电路示意图，其描绘了依照本专利技术的一个实施方式的存储器单元；图5、7、8、10-1本文档来自技高网...
【技术保护点】
一种存储器单元（４１０），包含： 栅极横向晶闸管（ＧＬＴ）器件（４６０）； 写入存取晶体管（４７０），其耦合于所述栅极横向晶闸管（ＧＬＴ）器件（４６０），用于控制写入存取；以及 读取存取晶体管（４８０），其耦合于所述写入存取晶体管（４７０），用于控制读取存取。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：赵炫真，
申请(专利权)人：超威半导体公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。