提供一种用以制造基于栅控横向晶闸管存储器装置（ｇｌｔｒａｍ）的方法。设置半导体层（４０６），该半导体层（４０６）中包含第一导电性类型的第一、第二、第三和第四阱区（４６３、４７１、４８６、４９３）。第一栅极结构（４６５／４０８）覆盖该第一阱区（４６３），第二栅极结构（４７５／４０８）覆盖该第二阱区（４７１），第三栅极结构（４８５／４０８）覆盖该第三阱区（４８６）且与该第二栅极结构（４７５／４０８）成为一体，且第四栅极结构（４９５／４０８）覆盖该第四阱区（４９３）。形成相邻于该第一栅极结构（４６５／４０８）的第一侧壁（４１４）与相邻于第二到第四栅极结构（４７５／４０８、４８５／４０８、４９５／４０８）的侧壁（４１２、４１３、４１６、４１７、４１８、４１９）的侧壁间隔件（４６７）。此外，形成覆盖该第一阱区（４６３）的一部分（４６８）与该第一栅极结构（４６５／４０８）的一部分的绝缘间隔块（４６９）。该绝缘间隔块（４６９）相邻于该第一栅极结构（４６５／４０８）的第二侧壁（４１５）。形成相邻于该第一栅极结构（４６５／４０８）的第一源极区（４７２），形成在该第一和第二栅极结构（４６５／４０８、４７５／４０８）之间的公共漏极／阴极区（４７４／４６４），形成相邻于该第三栅极结构（４８５／４０８）的第二源极区（４８２），形成在该第三和第四栅极结构（４８５／４０８、４９５／４０８）之间的公共漏极／源极区（４８４／４９２），并形成相邻于该第四栅极结构（４９５／４０８）的漏极区（４９４）。形成延伸至相邻于在该第一栅极结构（４６５／４０８）的该绝缘间隔块（４６７）之下的该第一阱区（４６３）中的第一基极区（４６８），并形成延伸至相邻于该第一基极区（４６８）的该第一阱区（４６３）中的该第一阱区（４６３）中的阳极区（４６６）。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例系大致关于半导体存储器装置。更具体来说，本专利技术的实施例 系关于基于栅控横向晶闸管随机存取存储器(gated lateral thyristor-based random access memory,简称GLTRAM)的存储器单元结构与实施此种GLTRAM存储器单元的存储器 装置及其制造方法。
技术介绍
集成电路存储器包含静态随机存取存储器(SRAM)。许多SRAM单元结构使用六个 晶体管或八个晶体管之存储器单元。使用在SRAM单元的许多实作中的此类六个晶体管与 八个晶体管之存储器单元所相关的大布局(large layout)面积已经限制了高密度SRAM装 置的设计。由于这些缺点，因而企图建立相较于习知存储器单元是具有简单的布局与减少的 布局面积之基于晶闸管存储器单元。晶闸管是双稳态(bi-stable)、三端装置，该晶闸管是 由包含排列成PNPN组构的P型阳极区、N型基极区、耦接至栅控电极(gated electrode) 的P型基极区、与N型阴极区的四层结构所构成。PN接面系形成在P型阳极区与N型基极 区之间、在N型基极区与P型基极区之间、及在P型基极区与N型阴极区之间。触点系在P 型阳极区、N型阴极区、与P型基极区。F. Nemati和J. D. Plummer已经揭露一种双装置基于晶闸管SRAM(T-RAM)单元， 其包含存取晶体管与栅极辅助(gate-assisted)的垂直PNPN晶闸管，其中，垂直晶闸管 是操作在栅极增强切换模式(gate-enhanced switching mode)中。详见F. Nemati和 J. D. Plummer在公元1999年的美国加州的史丹佛的史丹佛大学Gtanford University) 的整合系统中心的用于高速、低电压、十亿级(giga-scale)存储器的新颖基于晶闸管SRAM 单元(T-RAM)。T-RAM单元的效能取决于垂直晶闸管的关断(turn-off)特性。该关断特性 取决于在PNPN晶闸管的P型基极区中的已储存之电荷与载子渡越时间(carrier transit time)。藉由施加反转偏压于晶闸管以用于写入零操作(write-zero operation)并藉由使 用栅控电极来辅助垂直晶闸管的关断切换以将已储存之电荷放电，垂直晶闸管的关断特性 会从几毫秒进步至几奈秒。图1系说明包含T-RAM单元110的习知基于晶闸管随机存取存储器(T-RAM)单元 的阵列的电路示意图100。如图1所示，T-RAM单元110系由字线120、130、公共位线150、串联有NMOS存取晶 体管170的薄电容耦接晶闸管(Thin Capacitively-Coupled Thyristor，简称TCCT)装置 160所构成。该TCCT装置160提供主动储存组件，该主动储存组件包括晶间管162与耦接 至该晶闸管162的栅极的电容器165。NMOS存取晶体管170是耦接在TCCT装置160的阴 极节点146与公共位线150之间。TCCT装置160的阳极节点148是固定在正偏压处。TCCT 装置160显现双稳态的电流对电压(current-versus-voltage，简称I-V)特性。此双稳态的电流对电压特性会在逻辑1与逻辑0数据状态之间导致宽的读取裕度(readmargin)，这 是因为在两个状态之间的开/关电流比率是大于1x105之故。参见F. Nemati等人的资料。 因为在逻辑1数据状态中，TCCT装置160是在导致较高电流的向前二极管模式(forward diode mode)中，故双稳态的电流对电压特性导致好的读取电流。为了在T-RAM单元110中 储存逻辑1，施加大于待命(standby)或保持电流(holding current)的定电流通过TCCT 装置160与NMOS存取晶体管170。来自存储器单元之各者的电流是经由公共位线150来收 集。在读取操作期间，公共位线150上的电压位准必须维持在某个位准处(例如，接地或一 半的Vdd)。如果电流是从连接至公用位线150的存储器单元的各者流出，则公共位线150 上的电压位准将会波动(fluctuate)。这样可能使读取操作被扰乱(也被称作「读取扰乱」 问题)，这是因为公共位线150上的电压位准被所选单元及来自非所选单元的漏电流量两 者所改变。图2系说明包含TCCT-DRAM单元210、270的习知薄电容耦接晶闸管(TCCT)-DRAM 单元的阵列的电路示意图200。对比于通常包含MOSFET装置与电容器的习知DRAM单元而 言，TCCT-DRAM单元210是由单一 TCCT装置260与三个控制线所构成，该三个控制线包含允 许写入线(write enable line) 230、字线M0、与位线250。尤其是TCCT-DRAM单元210不 需要存取晶体管。TCCT装置260是由晶闸管沈2(包含连接至位线250的阳极节点M8)、 连接至字线MO的阴极节点M6、与栅极电容器265所构成，该闸电容器265在该晶闸管 沈2的P型基极区(未图示)上方直接连接至栅极线，该栅极线系作用为允许写入线230。 TCCT-DRAM单元210是使用基本读取/写入操作来操作，该等基本读取/写入操作包含待命 模式、写入逻辑1操作、写入逻辑0操作、与读取操作。在待命模式中，位线250与字线240两者都在Vdd处，且已储存数据是藉由晶闸管 的P型基极区的电荷状态来维持。TCCT DRAM中的字线240系激活(activate)沿着允许写 入线230被连接的TCCT单元。在写入逻辑1操作期间，当字线240保持在接地位准处时，施 加在位线250上的电压是保持在高压且对允许写入线230施加脉冲，以触发TCCT装置260 来进行闩锁(latch)。除了施加在位线250上的电压是保持低压以使得允许写入线230的 脉冲将TCCT装置260切换至其封锁状态(blocking state)之外，用于写入0操作的偏压 架构是与写入1操作相同。在读取操作期间，字线240是保持低压且位线250的电压或电 流的改变被读取至感测放大器中。在待命模式或「保持周期(holding period)」期间(发生在写入0操作之后)，晶 闸管的P型基极区(未图示)是被负电荷充电，且由于从阳极节点248流至阴极节点246 的反向漏电流，P型基极区的电位(potential)逐渐增加。因为此漏电流，在操作期间， TCCT-DRAM单元210必须周期性地更新以重置TCCT-DRAM单元210的电荷状态。更新操作 涉及从TCCT-DRAM单元210读取已储存数值且之后写入已储存数值回到TCCT-DRAM单元 210。因此，需要一种具有小存储器单元尺寸和快速操作速度的存储器装置和存储器单 元结构，及用以制造此类存储器装置和存储器单元结构的方法。若此类存储器装置和存储 器单元结构也可消除要进行周期性更新操作的需要则较佳。若此类存储器装置和存储器单 元结构可减低及/或消除例如可能在读取操作期间发生的读取扰乱的问题则较佳。
技术实现思路
根据一个实施例，本专利技术提供一种用以制造存储器装置的方法。本专利技术设置一半 导体层，该半导体层中包含第一导电性类型的第一、第二本文档来自技高网...
【技术保护点】
一种用于制造存储器装置的方法，该方法包括下列步骤：设置半导体层（４０６），该半导体层（４０６）中包括第一导电性类型的第一、第二、第三和第四阱区（４６３、４７１、４８６、４９３），第一栅极结构（４６５／４０８）覆盖该第一阱区（４６３），第二栅极结构（４７５／４０８）覆盖该第二阱区（４７１），第三栅极结构（４８５／４０８）覆盖该第三阱区（４８６）且与该第二栅极结构（４７５／４０８）成为一体，以及第四栅极结构（４９５／４０８）覆盖该第四阱区（４９３）；形成相邻于该第一栅极结构（４６５／４０８）的第一侧壁（４１４）与相邻于该第二到第四栅极结构（４７５／４０８、４８５／４０８、４９５／４０８）的侧壁（４１２、４１３、４１６、４１７、４１８、４１９）的侧壁间隔件（４６７）、以及覆盖该第一阱区（４６３）的一部分（４６８）与该第一栅极结构（４６５／４０８）的一部分的绝缘间隔块（４６９），该绝缘间隔块（４６９）相邻于该第一栅极结构（４６５／４０８）的第二侧壁（４１５）；形成相邻于该第一栅极结构（４６５／４０８）的第一源极区（４７２）、在该第一栅极结构（４６５／４０８）和第二栅极结构（４７５／４０８）之间的公共漏极／阴极区（４７４／４６４）、相邻于该第三栅极结构（４８５／４０８）的第二源极区（４８２）、在该第三栅极结构（４８５／４０８）和第四栅极结构（４９５／４０８）之间的公共漏极／源极区（４８４／４９２）、以及相邻于该第四栅极结构（４９５／４０８）的漏极区（４９４）；以及形成延伸至相邻于在该第一栅极结构（４６５／４０８）的该绝缘间隔块（４６７）之下的该第一阱区（４６３）中的第一基极区（４６８）、以及延伸至相邻于该第一基极区（４６８）的该第一阱区（４６３）中的在该第一阱区（４６３）中的阳极区（４６６）。...
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：HJ·曹，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：GB
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。