多线程处理器和数字电视系统技术方案

本发明专利技术的处理器系统（１０）具有：物理处理器（１２１）和上下文存储器（１２７），保持ＴＶＩＤ（１４０），该ＴＶＩＤ（１４０）表示多个线程中的每一个线程是属于主机处理的线程还是属于介质处理的线程；虚拟监视器级的ＯＳ，将多个资源分割成与属于主机处理的线程对应的第１资源和与属于介质处理的线程对应的第２资源；ＴＬＢ（１０４）、高速缓冲存储器（１０９）和ＦＰＵ分配部（１０８）等，参照ＴＶＩＤ（１４０），对属于主机处理的线程分配第１资源，对属于介质处理的线程分配第２资源；以及执行部（１０１），使用被分配的资源执行线程。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及多线程处理器和数字电视系统，特别涉及同时执行多个线程的多线程处理器。
技术介绍
近些年随着数字技术、运动图像以及声音的压缩扩展技术的急速进展，被搭载于数字电视、数字录像机(DVD记录器等)、便携式电话、以及影像声音设备(摄像机等)的处理器被要求具有更高的性能。例如，作为实现高性能化的处理器有周知的多线程处理器(例如，参照专利文献 1)。该多线程处理器通过同时执行多个线程，来提高处理效率。并且，多线程处理器在多个线程的执行过程中，由于能够共享资源，因此与将多个处理器独立设置相比，能够提高处理器的面积优化(area-efficient)。另外，在这样的处理器中所进行的处理有没有被要求实时性的与控制相关的主处理、和被要求了实时性的运动图像的压缩与扩展处理等媒体处理。例如，专利文献2所记载的影像声音处理用集成电路包括进行主处理的微电脑块以及进行媒体处理的媒体处理块。(现有技术文献)专利文献专利文献1日本特开2006-302^1号公报专利文献2国际公开第2005/096168号
技术实现思路
专利技术要解决的课题但是，在专利文献1所记载的多线程处理器中，多个线程同时共用资源，所以，存在由于竞争而无法保证性能且稳定性降低的课题。具体而言，在媒体处理中使用的资源、例如存储在高速缓冲存储器中的数据由于主机处理而消去，由此，媒体处理需要再次高速缓冲该数据。由此，难以保证媒体处理的性能。并且，在专利文献1的多线程处理器中，在设计时也需要对另一个处理的影响进行控制，所以，与专利文献2所记载的影像声音处理用集成电路那样具有微机块和媒体处理块的情况相比，设计复杂。进而，产生没有预期的误动作的可能性增加，由此，系统的稳定性降低。另一方面，在专利文献2所记载的影像声音处理用集成电路中，单独设置进行主机处理的微机块和进行媒体处理的媒体处理块，所以，能够保证上述性能且减少稳定性的降低。但是，在专利文献2所记载的影像声音处理用集成电路中，单独设置进行主机处理的微机块和进行媒体处理的媒体处理块，所以，无法高效地进行资源共用。由此，专利文献2 的影像声音处理用集成电路具有处理器的面积效率差这样的课题。因此，本专利技术的目的在于，提供能够提高面积效率、并且能够保证性能且提高稳定性的多线程处理器。用于解决课题的手段为了实现上述目的，本专利技术的多线程处理器同时执行多个线程，其中，该多线程处理器具有多个资源，在执行所述多个线程时使用；保持单元，保持标签信息，该标签信息表示所述多个线程中的每一个线程是属于主机处理的线程还是属于媒体处理的线程；分割单元，将所述多个资源分割成与属于所述主机处理的线程对应的第1资源和与属于所述媒体处理的线程对应的第2资源；分配单元，参照所述标签信息，对属于所述主机处理的线程分配所述第1资源，对属于所述媒体处理的线程分配所述第2资源；以及执行单元，使用由所述分配单元分配的所述第1资源执行属于所述主机处理的线程，使用由所述分配单元分配的所述第2资源执行属于所述媒体处理的线程。根据该结构，本专利技术的多线程处理器通过在主机处理和媒体处理中共用资源，能够提高面积效率。进而，本专利技术的多线程处理器能够对主机处理和媒体处理分配分别独立的资源。由此，在主机处理和媒体处理之间不产生资源的竞争，所以，本专利技术的多线程处理器能够保证性能且提高稳定性。并且，也可以是，所述执行单元执行对属于所述主机处理的线程进行控制的第1 操作系统、对属于所述媒体处理的线程进行控制的第2操作系统、以及对所述第1操作系统和所述第2操作系统进行控制的第3操作系统，通过所述第3操作系统进行所述分割单元的所述分割。并且，也可以是，所述资源包含具有多个路的高速缓冲存储器，所述分割单元将所述多个路分割成与属于所述主机处理的线程对应的第1路和与属于所述媒体处理的线程对应的第2路，所述高速缓冲存储器参照所述标签信息，在所述第1路中高速缓冲属于所述主机处理的线程的数据，在所述第2路中高速缓冲属于所述媒体处理的线程的数据。根据该结构，本专利技术的多线程处理器在主机处理和媒体处理中共用高速缓冲存储器，并且，能够对主机处理和媒体处理分配分别独立的高速缓冲存储器的区域。并且，也可以是，所述多线程处理器使用存储器执行所述多个线程，所述资源包含具有多个条目的TLB (Translation Lookaside Buffer/旁路转换缓冲)，所述多个条目分别表示所述存储器的逻辑地址与物理地址的对应关系，所述分割单元将所述多个条目分割成与属于所述主机处理的线程对应的第1条目和与属于所述媒体处理的线程对应的第2条目，所述TLB参照所述标签信息，对属于所述主机处理的线程使用所述第1条目，对属于所述媒体处理的线程使用所述第2条目。根据该结构，本专利技术的多线程处理器在主机处理和媒体处理中共用TLB，并且，能够对主机处理和媒体处理分配分别独立的TLB的条目。并且，也可以是，所述各条目还包含所述标签信息，针对所述逻辑地址和所述标签信息的组，对应一个物理地址。根据该结构，本专利技术的多线程处理器能够对主机处理和媒体处理分配分别独立的逻辑地址空间。并且，也可以是，所述多线程处理器使用存储器执行所述多个线程，所述资源包含所述存储器的物理地址空间，所述分割单元将所述存储器的物理地址空间分割成与属于所述主机处理的线程对应的第1物理地址范围和与属于所述媒体处理的线程对应的第2物理地址范围。根据该结构，本专利技术的多线程处理器能够对主机处理和媒体处理分配分别独立的物理地址空间。并且，也可以是，所述多线程处理器还具有物理地址管理单元，该物理地址管理单元在所述第1物理地址范围中存在来自属于所述媒体处理的线程的访问的情况下、以及在所述第2物理地址范围中存在来自属于所述主机处理的线程的访问的情况下发生中断。根据该结构，本专利技术的多线程处理器在主机处理和媒体处理的线程要相互针对另一个处理的线程所使用的存储器区域进行访问的情况下发生中断。由此，本专利技术的多线程处理器能够提高系统的稳定性。并且，也可以是，所述多线程处理器使用存储器执行所述多个线程，所述多线程处理器还具有存储器接口单元，该存储器接口单元根据来自属于所述主机处理的线程和属于所述媒体处理的线程的请求，针对所述存储器进行访问，所述资源是所述存储器与存储器接口单元之间的总线带宽，所述分割单元将所述总线带宽分割成与属于所述主机处理的线程对应的第1总线带宽和与属于所述媒体处理的线程对应的第2总线带宽，所述存储器接口单元参照所述标签信息，在从属于所述主机处理的线程请求针对所述存储器的访问的情况下，使用所述第1总线带宽进行针对所述存储器的访问，在从属于所述媒体处理的线程请求针对所述存储器的访问的情况下，使用所述第2总线带宽进行针对所述存储器的访问。根据该结构，本专利技术的多线程处理器能够对主机处理和媒体处理分配分别独立的总线带宽。由此，本专利技术的多线程处理器能够保证主机处理和媒体处理各自的性能并保证实时性。并且，也可以是,所述资源包含多个FPU (Floating Point number processing Unit/浮点处理单元)，所述分割单元将所述多个FPU分割成与属于所述主机处理的线程对应的第IFPU和与属于所述媒体处理的线程对应的第2FPU。根据该结构，本专利技术的多线程处理器在主机处理和媒体处理本文档来自技高网...

【技术保护点】
１．一种多线程处理器，该多线程处理器同时执行多个线程，其中，该多线程处理器具有：多个资源，在执行所述多个线程时使用；保持单元，保持标签信息，该标签信息表示所述多个线程中的每一个线程是属于主机处理的线程还是属于媒体处理的线程；分割单元，将所述多个资源分割成与属于所述主机处理的线程对应的第１资源和与属于所述媒体处理的线程对应的第２资源；分配单元，参照所述标签信息，对属于所述主机处理的线程分配所述第１资源，对属于所述媒体处理的线程分配所述第２资源；以及执行单元，使用由所述分配单元分配的所述第１资源执行属于所述主机处理的线程，使用由所述分配单元分配的所述第２资源执行属于所述媒体处理的线程。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：山本崇夫，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP