一种半导体装置，具有LSI基板，该LSI基板具有：半导体基板；在上述半导体基板上的中央区域设置的、作为上述半导体基板的多层配线层的LSI核心部；在上述半导体基板上与上述LSI核心部的外周邻接设置的、由多个配线层组成的第一再配线层；在上述第一再配线层上的外周配置的第一焊盘电极；和覆盖上述第一焊盘电极的绝缘膜层。该半导体装置具有在上述LSI基板上设置的、具有与上述第一焊盘电极连接的再配线的第二再配线层。该半导体装置具有在上述第二再配线层上设置的多个球电极。上述第一再配线层与上述LSI核心部和上述第一焊盘电极电连接。
【技术实现步骤摘要】
本专利技术涉及应用WCSP (Wafer level Chip Size Package，晶圆级芯片封装)的半导体装置以及配线设计方法。
技术介绍
以往，因为WCSP的再配线是一层，所以与BGA(Ball Grid Array，球栅阵列)那样的多层基板相比，配线非常困难。因此，根据焊盘的布局，存在不能配线的信号线、或电源、地线、”)K), LSI的制造本身也困难。特别是，在配置硬宏(Hard Macro)的情况下由于焊盘的位置已定，所以不能自由地改变焊盘的位置，再配线的配线变得困难。由此，例如需要重新进行布局等，不仅延迟产品开发的日程，而且也使硬宏本身的性能降低。
技术实现思路
本专利技术要解决的课题是提供一种半导体装置以及配线设计方法，其能够缩小芯片尺寸，能够容易地进行再配线的配线。实施方式的半导体装置的特征在于，具有LSI基板；在上述LSI基板上设置的、具有与下述第一焊盘电极连接的再配线的第二再配线层；和在上述第二再配线层上设置的多个球电极，所述LSI基板具有半导体基板；在上述半导体基板上的中央区域设置的、作为上述半导体基板的多层配线层的LSI核心部；在上述半导体基板上与上述LSI核心部的外周邻接设置的、由多个配线层组成的第一再配线层；在上述第一再配线层上的外周配置的第一焊盘电极；和覆盖上述第一焊盘电极的绝缘膜层，上述第一再配线层与上述LSI核心部和上述第一焊盘电极电连接。另一实施方式的配线设计方法是一种半导体装置的配线设计方法，该半导体装置具有LSI基板，所述LSI基板具有半导体基板；在上述半导体基板上的中央区域内设置的、作为上述半导体基板的多层配线层的LSI核心部；在上述半导体基板上与上述LSI核心部的外周邻接设置的、由多个配线层组成的第一再配线层；在上述第一再配线层上的外周配置的第一焊盘电极；和被覆上述第一焊盘电极的绝缘膜层；在上述LSI基板上设置的、具有与上述第一焊盘电极连接的再配线的第二再配线层；和在上述第二再配线层上设置的多个球电极，上述第一再配线层与上述LSI核心部和上述第一焊盘电极电连接，所述方法的特征在于， 取得上述第一焊盘电极的位置信息，设定上述第一再配线层中的上述多个配线层的连接关系，设定上述第二再配线层中的上述再配线的连接关系，根据上述第一再配线层以及上述第二再配线层中的上述连接关系，制作WCSP掩膜。根据上述结构的半导体装置以及配线设计方法，能够缩小芯片尺寸，并且能够容易地进行再配线的配线。附图说明图1是表示实施例1的半导体装置100的结构的一例的图。图2是表示从上方看到的图1所示的半导体装置100的一例的俯视图。图3是表示沿图2的A-A线的半导体装置100的剖面的一例的剖视图。图4是表示从上方看到的图1所示的半导体装置100的另一例的俯视图。图5是表示沿图4的A-A线的半导体装置100的剖面的一例的剖视图。图6是表示从上方看到的图1所示的半导体装置100的再一例的俯视图。图7是表示沿图6的A-A线的半导体装置100的剖面的一例的剖视图。图8是表示从上方看到的图1所示的半导体装置100的再另一例的俯视图。图9是表示沿图6的A-A线的半导体装置100的剖面的一例的剖视图。图10是用于说明从图8所示的半导体装置100的LSI看到的电源·接地用的配线的阻抗的模型。图11是表示从上方看到的图1所示的半导体装置100的其他一例的俯视图。图12是表示半导体装置100的配线设计方法的流程的一例的图。图13是表示半导体装置100的配线设计方法的流程的另一例的图。具体实施例方式遵照实施例的半导体装置具有LSI基板，该LSI基板具有半导体基板；在上述半导体基板上的中央区域内设置的、作为上述半导体基板的多层配线层的LSI核心部；在上述半导体基板上与上述LSI核心部的外周邻接设置的、由多个配线层组成的第一再配线层；在上述第一再配线层上的外周配置的第一焊盘电极；和覆盖上述第一焊盘电极的绝缘膜层。半导体装置具有在上述LSI基板上设置的、具有与上述第一焊盘电极连接的再配线的第二再配线层。半导体装置具有在上述第二再配线层上设置的多个球电极。上述第一再配线层电连接上述LSI核心部和上述第一焊盘电极。以下根据附图说明各实施例。图1是表示实施例1的半导体装置100的结构的一例的图。另外，图2是表示从上方看到的图1所示的半导体装置100的一例的俯视图。另外，图3是表示沿图2的A-A 线的半导体装置100的剖面的一例的剖视图。此外，为简单起见，在图2中，省略第一再配线区3。如图1到图3所示，半导体装置100具有近似为矩形的LSI (Large Scalelntegration，大规模集成电路)基板1、近似矩形的第一再配线区(再配线层)3、和多个球电极(凸块)2a、2b、2c。LSI基板1形成半导体集成电路(未图示)。该LSI基板1具有近似矩形的半导体基板(例如硅基板)lal、第二再配线区(再配线层)la2、LSI核心la3、外周焊盘区la4、 绝缘膜(绝缘层)lb、和多个焊盘电极4a(4al 4a3)、4c(4cl 4c3)。多个焊盘电极4a(4al 4a3)、4c(4cl 4c3)设置于LSI基板1的上表面。焊盘电极4a(4al 4a3)、4c(4cl 4c3)例如连接于半导体集成电路(未图示)或者LSI核心 la3等。另外，焊盘电极4a、4c例如经由再配线(未图示)与球电极2a、2b、2c连接。另外，绝缘膜Ib设置于LSI基板1的上表面，以使覆盖该半导体集成电路和多个焊盘电极 4a(4al 4a3)、4c(4cl 4c3)。LSI核心la3设置于半导体基板Ial上的中央区域。该LSI核心la3，在其上表面的端部设有多个焊盘电极4a(4al 4a3)、4c(4cl 4c3)中的第一焊盘电极4cl 4c3。该LSI核心la3例如是IP (Intellectual Property,知识产权)核心等的LSI核心。该LSI核心la3是半导体基板(硅基板)Ial的多层配线层。例如，如图3所示，第一焊盘电极4cl经由多条第一接触配线中的一条(第一接触配线7c)与多个球电极中位于上方的第一球电极2c连接。此外，该第一接触配线7c根据需要也可以省略。此外，在LSI核心la3上设置的焊盘电极4cl 4c3根据需要也可以省略。在省略焊盘电极4cl 4c3的情况下，后述的第二再配线区的再配线层不使用焊盘电极而与LSI 核心la3电连接。另外，第二再配线区la2在半导体基板Ial上与LSI核心la3邻接地(以包围LSI 核心la3的方式)设置。该第二再配线区la2形成连接第一焊盘电极4cl 4c3和第二焊盘电极4al 4a3的配线层6bl、6b2、6b3。配线层6bl、6b2、6b3通过多个层构成。另外，配线层6bl、6b2、 6b3例如是信号配线、电源配线、以及接地配线的任何一个。另外，例如如图3所示，该第二再配线区la2形成与第一焊盘电极4cl连接的第二接触配线％1、与第二接触配线9bl连接的配线层6bl、以及与多个焊盘电极中的第二焊盘电极4al和配线层6bl连接的第三接触配线％2。另外，例如，与在第二焊盘电极4a2上的第三接触配线9b2连接的配线层6b2通过多层构成。由此配线6b2的配线电阻变小，能够抑制IP压降(I本文档来自技高网...
【技术保护点】
１．一种半导体装置，其特征在于，具有：ＬＳＩ基板，具有：半导体基板；在上述半导体基板上的中央区域设置的、作为上述半导体基板的多层配线层的ＬＳＩ核心部；在上述半导体基板上与上述ＬＳＩ核心部的外周邻接设置的、由多个配线层构成的第一再配线层；在上述第一再配线层上的外周配置的第一焊盘电极；和覆盖上述第一焊盘电极的绝缘膜层；在上述ＬＳＩ基板上设置的、具有与上述第一焊盘电极连接的再配线的第二再配线层；和在上述第二再配线层上设置的多个球电极，上述第一再配线层与上述ＬＳＩ核心部和上述第一焊盘电极电连接。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：濑田涉二，井熊秀明，大胁幸人，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。