基片集成波导平衡式三倍频器制造技术

一种基片集成波导(Substrate?integrated?waveguide，SIW)的平衡式三倍频器结构。在平衡式三倍频器输出端使用SIW桥，并通过选择适当的SIW宽度，使其对基频和二次谐波截止，从而保证基波和二次谐波能量反射回场效应管进行重新利用，不需要附加谐波反射枝节；通过适当调整SIW桥导波长度，使其对基频和二次谐波抑制达到要求，输出端不需要再加谐波抑制滤波器则可满足谐波抑制指标。基于本设计思路的平衡式三倍频器，具有倍频效率高、结构简单、适用高频段使用、工艺要求低的优势。

【技术实现步骤摘要】

本专利技术属于微波通信
，涉及一种基片集成波导(Substrate integrated waveguide, SIff)的平衡式三倍频器结构。
技术介绍
倍频器是用来把基波频率倍频到需要的谐波频率上，使其输出需要的谐波功率的器件。图1为传统单终端倍频器的拓扑结构，其包括有源器件、匹配和反射枝节。关于场效应管(FET)倍频器设计的重点主要集中在三个方面其一，有源倍频器件非线性模型的提取；其二，器件本身的状态。即寻找合适的谐波发生状态使有源器件产生最大的所需谐波；其三，电路网络的设计。即设计合适的输入输出网络，使器件产生的所需谐波输出最大， 并同时抑制杂波分量。FET倍频器的理论分析是为了得到栅极直流偏压和基波射频输入电平的一个最佳组合，使得器件在需要的谐波上能产生最大的功率分量。在此基础上，设计适当的输入输出匹配来提取所要的谐波功率，同时抑制基波与不需要的谐波。匹配网络中常能看到并联短截线，用来使器件在空闲频率上短路。这些终端并不对器件本身的变频过程有所贡献，所以可以在假设理想端接的情况下研究器件本身的变频能力。漏极电流为Id (t) = ^+I1Cos (ω 0t) +I2cos (2 ω 0t) +··· +Incos (η ω 0t)4Q其中，4 =Anax^Tπι cos(nOrd^)图2为各次谐波分量值与管子导通角角的对应关系。其中θ = 2 □ π (t0/T)为导通角。由图可知，当θ ^ 80°时，3次谐波分量最大。平衡倍频器由桥和一对单终端倍频电路实现。桥-倍频器-桥这样的电路要保障从每个单独的倍频电路出来的信号，在需要的谐波上，在输出端口相位叠加。这种方式能够使输出功率增大3dB，但电路增益不变，这是因为输入也要同样增大3dB。同时，这种电路能够对不需要的谐波进行抑制，从而减少滤波器的使用。平衡式倍频器的拓扑如图3所示。其包括输入混合桥(输出端相位差a° )，一对单终端倍频电路和输出电桥(输出相位差b° )。一般来说，相位因数a和b是与桥的特性相关，但其同时包含了倍频器中桥和单终端倍频电路之间的不同路径长度。这些相位因数会对频率产生极大地影响，并且它们在η 次谐波的值由％和bn分别确定。由图3，N次谐波的输出为:Nai+bN ^ 360 □ j时，信号在输出端线性相加。其中，N是倍频数，j是整数。一个通用的3倍频器(N = 3)结构为90° /90°，即a = 90°，b = 90°。这时，有3ai+b3 360。这时，从理论上讲，N = 1时，有Eifb3 180，所以基次频率的两路信号在输出端口相互抵消，从而能够获得优良的基波抑制。这种传统的平衡式三倍频器结构需要输出包含以下部分具有三个倍频程的输出桥(带宽覆盖基频到三倍频)；基波和二次谐波反射枝节；输出端滤波器，保证输出的谐波抑制。但传统的平衡式三倍频器也有其固有的缺点，即；(1)带宽有三个倍频程的桥极难实现，因而上段所述理论极难实现。一般需要应用其它方法来抑制基次谐波和二次谐波；(2) 通常使用的并联开路微带线(基波和二次谐波反射枝节)增加了电路复杂度，并且会影响到管子本身匹配特性；C3)另外，需要在输出端加带通滤波器或者高通滤波器，把基频和二次谐波抑制掉，以确保输出的谐波抑制和基波抑制达到要求。这无疑又增加了电路的复杂度和实现的困难度，并且降低了增益和输出功率。
技术实现思路
本专利技术的技术解决问题是克服现有技术的不足，提出了一种易于设计、性能优良的基片集成波导(SIW)平衡式三倍频器。本专利技术的技术解决方案是包括一个输入3dB桥，即桥1，工作在基频频带上；两路对称的倍频电路；一个输出SIW 3dB桥，即桥2，工作在输出三倍频频带上，并具有幅度等分和90°相差特性；所述桥1的输入端口为RF信号输入端，两个输出端口把输入信号进行等分，所述两个输出信号具有90°的相位差；所述桥1的两个输出端口接两路对称的倍频电路，进行倍频；所述两路对称的倍频电路的输出端连接到所述桥2的两个输入耦合端；在所述桥2中，SIW导波的长度和宽度可调；调整桥2的SIW导波宽度，使构成的SIW 3dB桥能够在需要的三倍频带宽上实现幅度等分和90°相差特性，并使桥2对基频和二次谐波具有传输截止特性，把基波和二次谐波能量反射回倍频电路进行重复利用，提高倍频效率；通过调整SIW导波长度，使桥2对基频和二次谐波的抑制特性能达到需要的值，保证倍频器输出端不需要加滤波器而能达到需要的谐波抑制特性。本专利技术的原理(1)输出使用SIW 3dB桥，在需要的3倍频上，两输出端口具有幅度等分及90°相差特性(工作带宽只包含3倍频则可)。(2) SIff导波结构应该对基频和二次谐波截止。SIW在截止模式下，其阻抗约为纯虚数，因而对于基频和二次谐波来说，具有全反射的特性。基频和二次谐波被反射回FET进行再次利用，提高倍频效率。相对于的开路反射线来讲，其具有更宽的反射带宽，并能极大的降低电路的复杂度。(3) SIff导波结构应该对基频和二次谐波截止。SIW在截止模式下，对基频和二次谐波具有指数衰减的特性，因而能极大的改善输出端口的谐波抑制。适当选择SIW桥的长度，可对基频和二次谐波实现需要的抑制，因而输出端口不需要加滤波器。本专利技术与现有技术相比的优点在于(1)输出使用SIW 3dB桥替代传统的微带桥，相对于传统微带线3dB桥，其本身具有更好的等分及90°相差特性。带宽范围只有在需要的三倍频上则可，对谐波的抑制通过SIff的截止特性实现，这保证了桥的可实现性。(2)通过对SIW长度进行适当的设计，使其对基频和二次谐波具有足够的截止特性，从而使输出端口的谐波抑制(对基频和二次谐波的抑制)达到需要的值，而不需要再外加滤波器。相对于传统电路，其电路形式更加简单，更易于实现，并具有更大的增益和输出功率。(3)通过对SIW宽度进行合适的设计，使其对基频和二次谐波截止，从而从微带到 SIW的传输中，对基频和二次谐波产生反射，这使得不再需要输出桥具有三个倍频程的带宽，只需要在三倍频带带宽内保持优良的特性则可。并且在FET管的输出端不需要加对基频和二次谐波进行反射的开路微带线，这相比于传统设计思路，即简化了电路，又保证了倍频效率。附图说明图1为传统单终端倍频器的拓扑结构；图2为各次谐波分量值与管子导通角角的对应关系；图3为平衡式倍频器的拓扑图；图4为本专利技术实施例中的输入3dB桥，即桥1的仿真仿型及相关仿真结果，其中 (a)为仿真模型，(b)为S参数，(c)为输出端口幅度差，(d)为输出端口相位差；图5为本专利技术实施例的倍频电路及其仿真结果，其中(a)倍频电路模型，(b)倍频电路仿真结果；图6为本专利技术实施例输出端SIW 90°桥及其仿真结果，(a)仿真模型，(b)为S参数响应，(c)为输出端口幅度差，(d)为输出端口相位差；图7为本专利技术SIW平衡式三倍频器结构；图8为本专利技术实施例中输出各次谐波功率值；图9为本专利技术实施例中增益随输入功率变化图。具体实施例方式如图7所示，本专利技术包括一个输入3dB桥，即桥1，工作在基频频带上；两路对称的倍频电路；一个输出SIW 3dB桥，即桥2，工作在输出三倍频频带上，并具有幅度等分和90° 相差特性；所述桥1的输入端口为RF信号输入端，两个输出端口把输入信号进行等分，本文档来自技高网...

【技术保护点】
１．基片集成波导平衡式三倍频器，其特征在于：包括一个输入３ｄＢ桥，即桥１，工作在基频频带上；两路对称的倍频电路；一个输出ＳＩＷ　３ｄＢ桥，即桥２，工作在输出三倍频频带上，并具有幅度等分和９０°相差特性；所述桥１的输入端口为ＲＦ信号输入端，两个输出端口把输入信号进行等分，所述两个输出信号具有９０°的相位差；所述桥１的两个输出端口接两路对称的倍频电路，进行倍频；所述两路对称的倍频电路的输出端连接到所述桥２的两个输入耦合端；在所述桥２中，ＳＩＷ导波的长度和宽度可调，调整ＳＩＷ导波宽的值，保证倍频器输出端不需要加滤波器而能达到需要的谐波抑制特性。度，使构成的桥２能够在需要的三倍频带宽上实现幅度等分和９０°相差特性，并使桥２对基频和二次谐波具有传输截止特性，把基波和二次谐波能量反射回倍频电路进行重复利用，提高倍频效率；通过调整ＳＩＷ导波长度，使桥２对基频和二次谐波的抑制特性能达到需要

【技术特征摘要】

【专利技术属性】
技术研发人员：杨飞，于洪喜，王婷霞，张波，王毅，陈燕，孙树风，
申请(专利权)人：西安空间无线电技术研究所，
类型：发明
国别省市：87