本发明专利技术得到能改善耐湿性、抑制增益下降、降低外部电磁噪声并可有效切割的半导体装置的制造方法。在主体晶片（1）的主面（1a）形成电路图形（2）和金属膜（3）。形成从主体晶片（1）的主面（1b）贯通主体晶片（1）到达金属膜（3）的贯通孔（17）。在主体晶片（1）的主面（1b）一部分、贯通孔（17）内壁及贯通孔（17）内露出的金属膜（3）上形成金属膜（4）。在盖晶片（7）的主面（7a）形成凹部（8）。在盖晶片（7）的包含凹部（8）的主面（7a）形成金属膜（9）。使凹部（8）与电路图形（2）对置、金属膜（9）与金属膜（3）接触地将盖晶片（7）接合在主体晶片（1）。将接合的主体晶片（1）和盖晶片（7）沿贯通孔（17）切割。
【技术实现步骤摘要】
本专利技术涉及将具有凹部的盖晶片接合在形成有电路图形的主体晶片的。
技术介绍
近年来，使用60GHz 频带 WPAN(Wireless Personal Area Network)或 76GHz 频带车载毫米波雷达等毫米频带的应用一直在增加。在这些应用中，需要在毫米频带具有高增益的半导体装置。在用模具密封了半导体芯片的半导体装置中，能够降低制造成本，但是， 寄生电容增加，器件的性能恶化。特别是，在毫米频带中其恶化程度显著。另外，也不能充分地确保耐湿性。因此，提出了将具有凹部的盖晶片接合在形成有电路图形的主体晶片上的半导体装置。由此，能够将电路图形气密密封，改善耐湿性，能够抑制寄生电容导致的增益下降。另外，当信号的一部分在装置内被反馈时，存在在放大器中产生多余振荡、或者在振荡器中振荡信号偏差这样的问题。特别是由于毫米波的波长短，所以，不能忽略自干涉 (self interference).因此，提出了在覆盖电路图形的盖晶片的内表面设置了电磁屏蔽 (electromagnetic shield)的半导体装置(例如，参照专利文献1的图11)。另外，提出了在盖晶片的内表面设置电路图形并且与主体晶片的电路图形连接的半导体装置(例如，参照专利文献1的图10)。由此，能够缩小芯片尺寸。日本特开2005-57136号公报。主体晶片和盖晶片利用等离子体活性化接合等在真空中进行接合。此时，由于装置内部和外部的气压差，存在芯片凹陷的情况。在该情况下，产生电路图形到盖的距离变化、设计值和实测值的偏差或可靠性下降等的问题。为了防止这样的问题，需要增厚主体晶片或者盖晶片。因此，切割精度降低，切割速度(生产能力(throughput))下降，刀片成本增加。并且，需要扩大切割线宽度，每个晶片的芯片数减少。另外，虽然提出了通过在盖晶片的内表面设置电路图形而缩小芯片尺寸的半导体装置，但是，进一步要求缩小芯片尺寸。另外，在主体晶片上所形成的HBT的发射极经由空气桥(air bridge)以及主体晶片的贯通孔被接地以及散热。因此，存在散热性差且寄生电感大这样的问题。另外，以往为了防止由于放大器的输出信号而使振荡器的振荡频率变化，而将放大器和振荡器形成于不同的芯片，在任意一个芯片的盖晶片的内侧设置有电磁屏蔽。但是， 存在器件尺寸以及制造成本增加这样的问题。
技术实现思路
本专利技术是为了解决上述课题而提出的，第一目的在于得到一种半导体装置的制造方法，能够改善耐湿性，抑制增益降低，防止外部电磁噪声，有效地进行切割。本专利技术的第二目的在于得到一种能够缩小芯片尺寸的半导体装置。本专利技术的第三目的在于得到一种能够提高散热性并且能够降低寄生电感的半导体装置。本专利技术的第四目的在于得到一种能够防止外部电磁噪声、降低器件尺寸以及制造成本的。本专利技术的半导体装置的制造方法具有在具有彼此对置的第一主面和第二主面的主体晶片的所述第一主面，形成电路图形和第一金属膜的工序；形成从所述主体晶片的所述第二主面贯通所述主体晶片并到达所述第一金属膜的贯通孔的工序；在所述主体晶片的所述第二主面的一部分、所述贯通孔的内壁、以及所述贯通孔内所露出的所述第一金属膜上，形成第二金属膜的工序；在具有彼此对置的第一主面和第二主面的盖晶片的所述第一主面形成凹部的工序；在包含所述盖晶片的所述凹部内的所述第一主面，形成第三金属膜的工序；使所述凹部与所述电路图形对置，使所述第三金属膜与所述第一金属膜接触，将所述盖晶片接合在所述主体晶片上的工序；将接合后的所述主体晶片与所述盖晶片沿着所述贯通孔进行切割的工序。根据本专利技术，能够得到一种半导体装置的制造方法，能够改善耐湿性，抑制增益降低，降低外部电磁噪声，并且，能够有效地进行切割。附图说明图1是表示实施方式1的半导体装置的俯视图。图2是沿着图1的A-A’的剖面图。图3是沿着图1的B-B，的剖面图。图4是用于说明实施方式1的半导体装置的制造方法的剖面图。图5是用于说明实施方式1的半导体装置的制造方法的剖面图。图6是用于说明实施方式1的半导体装置的制造方法的剖面图。图7是用于说明实施方式1的半导体装置的制造方法的剖面图。图8是用于说明实施方式1的半导体装置的制造方法的剖面图。图9是用于说明实施方式1的半导体装置的制造方法的剖面图。图10是用于说明实施方式1的半导体装置的制造方法的剖面图。图11是用于说明实施方式1的半导体装置的制造方法的剖面图。图12是用于说明实施方式1的半导体装置的制造方法的剖面图。图13是用于说明实施方式2的半导体装置的制造方法的剖面图。图14是用于说明实施方式2的半导体装置的制造方法的剖面图。图15是用于说明实施方式2的半导体装置的制造方法的剖面图。图16是用于说明实施方式2的半导体装置的制造方法的剖面图。图17是用于说明实施方式2的半导体装置的制造方法的剖面图。图18是用于说明实施方式2的半导体装置的制造方法的剖面图。图19是用于说明实施方式3的半导体装置的制造方法的剖面图。图20是用于说明实施方式3的半导体装置的制造方法的剖面图。图21是用于说明实施方式3的半导体装置的制造方法的剖面图。图22是用于说明实施方式3的半导体装置的制造方法的剖面图。图23是用于说明实施方式3的半导体装置的制造方法的剖面图。图M是用于说明实施方式3的半导体装置的制造方法的剖面图。图25是用于说明实施方式3的半导体装置的制造方法的剖面图。图沈是用于说明实施方式3的半导体装置的制造方法的剖面图。图27是表示实施方式4的半导体装置的剖面图。图观是表示实施方式5的半导体装置的剖面图。图四是表示实施方式5的半导体装置的电路图。图30是表示实施方式6的半导体装置的剖面图。图31是表示实施方式7的半导体装置的剖面图。图32是表示实施方式8的半导体装置的俯视图。图33是沿着图32的A-A，的剖面图。图34是沿着图32的B-B，的剖面图。图35是沿着图32的C-C，的剖面图。图36是用于说明实施方式8的半导体装置的制造方法的剖面图。图37是用于说明实施方式8的半导体装置的制造方法的剖面图。图38是用于说明实施方式8的半导体装置的制造方法的剖面图。图39是用于说明实施方式8的半导体装置的制造方法的剖面图。图40是用于说明实施方式8的半导体装置的制造方法的剖面图。图41是用于说明实施方式8的半导体装置的制造方法的剖面图。图42是用于说明实施方式8的半导体装置的制造方法的剖面图。图43是用于说明实施方式8的半导体装置的制造方法的剖面图。附图标记说明 1主体晶片Ia主面(第一主面) Ib主面(第二主面) 2电路图形(第一电路图形) 3金属膜(第一金属膜) 4金属膜(第二金属膜) 7 盖晶片7a主面(第一主面) 7b主面(第二主面) 8凹部9金属膜(第三金属膜) 17贯通孔(第一贯通孔) 19金属膜(第三金属膜) 20贯通孔(第二贯通孔) 21金属膜(第四金属膜) 22电路图形(第二电路图形) 23凸起24电路图形(第三电路图形) 25贯通电极38晶体管 45发射极 46接地电极 48散热板50电路图形(第一电路图形) 51电路图形(第二电路图形) 52布线56凹部(第一凹部) 57凹部(第二凹部) 58金属膜 59区域(第一区域) 60区域(第二区域) 61凹部(第三凹部)。具体实施本文档来自技高网...
【技术保护点】
１．一种半导体装置的制造方法，其特征在于，具有：在具有彼此对置的第一主面和第二主面的主体晶片的所述第一主面形成电路图形和第一金属膜的工序；形成从所述主体晶片的所述第二主面贯通所述主体晶片而到达所述第一金属膜的贯通孔的工序；在所述主体晶片的所述第二主面的一部分、所述贯通孔的内壁、以及所述贯通孔内所露出的所述第一金属膜上，形成第二金属膜的工序；在具有彼此对置的第一主面和第二主面的盖晶片的所述第一主面形成凹部的工序；在所述盖晶片的包含所述凹部内的所述第一主面形成第三金属膜的工序；使所述凹部与所述电路图形对置，使所述第三金属膜与所述第一金属膜接触，将所述盖晶片接合在所述主体晶片上的工序；以及将接合后的所述主体晶片和所述盖晶片沿着所述贯通孔进行切割的工序。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：金谷康，塚原良洋，渡边伸介，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。