一种两级全差分低噪声低失调斩波运算放大器制造技术

本发明专利技术涉及CMOS运算放大器设计技术领域，具体公开了一种两级全差分低噪声低失调斩波运算放大器，包括斩波器S1，S2，S3和两级折叠共源共栅运算放大器，斩波器S1，首先将输入信号调制至斩波频率上；两级折叠共源共栅运算放大器，对斩波器S1调制后的信号进行放大；斩波器S2，将信号解调回基带；斩波器S3，用于动态切换放大器中电流源的差分对管，进一步降低了电流源的电流失配和放大器的失调电压。本发明专利技术有效降低了运算放大器的输入失调电压和等效输入噪声，增加了输出摆幅，输出端电容与运放输出阻抗形成低通滤波，无需额外低通滤波器设计，非常适用于传感器检测电路。

【技术实现步骤摘要】

本专利技术涉及CMOS运算放大器设计
，具体涉及一种适用于传感器检测电路的两级全差分低噪声低失调斩波运算放大器。
技术介绍
现代CMOS集成电路工艺正朝着深亚微米方向飞速发展，这使得模拟信号处理电路需要面对电源电压的降低以及1/f噪声，失调电压带来的影响。同时传感器技术正朝着小型化，集成化的方向发展，最终将实现传感器与传感器检测电路的单芯片集成。而传感器信号基本处于低频段，信号幅度微小，后端CMOS检测电路的失调和低频Ι/f噪声成为制约传感器与检测电路单芯片集成的最重要因素，尤其是位于检测电路第一级的运算放大器， 其噪声和失调性能更是决定整体检测电路成败的关键，因此学术界和工业界都对此开展了广泛的研究。斩波技术是一种连续时间方法，它采用调制和解调的方法，将失调和Ι/f噪声调制到高频端，并用低通滤波器滤除，而有用信号经过调制后，又解调回基带，消除了白噪声混叠的缺点，因此非常适用于连续时间的传感器检测电路中。目前已经广泛应用于陀螺仪， 热电式红外传感器，可植入式神经传感器等检测电路中。传统的单级斩波运算放大器结构如图1所示，斩波器位于运算放大器的输入和输出高阻节点，一方面调制开关的切换噪声直接耦合到输出端，引入大量开关噪声残余，导致斩波频率较低，一般为几十kHZ以内，限制了有用信号的带宽。另一方面，在低电压应用中， 对大幅度信号进行调制时，需要添加电荷泵使得斩波器稳定的开断，而且需要在后级增加低通滤波器滤除调制到高频的失调和Ι/f噪声，再经过一个单端转差分电路，才能与模数转换器相连，电路结构复杂。
技术实现思路
本专利技术要解决的技术问题是提供一种适用于传感器检测电路的两级全差分低噪声低失调斩波运算放大器。为了达到上述目的，本专利技术采用的技术方案为一种两级全差分低噪声低失调斩波运算放大器，包括三个斩波器Si，S2，S3和两级折叠共源共栅运算放大器；所述斩波器 Si，位于两级全差分低噪声低失调斩波运算放大器的输入端，将输入信号调制至斩波频率上；所述两级折叠共源共栅运算放大器，第一级实现大的增益，第二级实现大的输出摆幅， 对所述斩波器Sl调制后的信号进行放大；所述斩波器S2，位于运算放大电流通路的低阻节点上，将信号解调回基带，运放的失调信号和Ι/f噪声经过斩波器S2的一次调制，出现在斩波频率的奇次谐波上；所述斩波器S3，用于动态切换两级折叠共源共栅运算放大器中电流源的差分对管，进一步降低电流源的电流失配和两级折叠共源共栅运算放大器的失调电压。上述方案中，所述斩波器S1、S2、S3分别由两向非交叠时钟控制的四个NMOS管M1，Mlb，M2, M2b构成，横向NMOS管Ml，M2和纵向匪OS管Mlb，M2b交替导通，将时钟信号即斩波信号与输入信号相乘，即完成将输入信号调制到斩波信号的功能。上述方案中，所述两级折叠共源共栅运算放大器，其中输入级PMOS管MO为电流源，PMOS管Ml，M2为输入管，第一级运放结构包括PMOS管M3，M4，M5，M6以及NMOS管M7， M8，M9，M10，第二级运放结构采用二极管连接的PMOS管M11，M12作为负载，PMOS管M13，M14 作为第二级的输入管。上述方案中，所述两级折叠共源共栅运算放大器还包括由电容Cl，C2和电阻Rl， R2组成的密勒补偿电路。上述方案中，所述斩波器S2位于所述两级折叠共源共栅运算放大器中NMOS管M7， M8的低阻源端。 上述方案中，所述斩波器S3位于所述两级折叠共源共栅运算放大器中PMOS管M3， M4的漏端。上述方案中，所述两级全差分低噪声低失调斩波运算放大器的输出端分别设有电容 C3，C4。本专利技术通过采用两级全差分折叠共源共栅运算放大器结构，有利于与传感器检测电路中的全差分模数转换器直接互连，避免了单端转差分电路的设计；两级运放结构，第一级实现大的增益，第二级实现大的输出摆幅；在放大器的低阻结点添加斩波器，在保证低失调电压和低噪声的同时，增大了可处理信号的带宽范围，斩波频率可达4MHZ，扩大了传感器检测信号的输出范围。附图说明图1是传统的单级斩波运算放大器电路示意图；图2是本专利技术实施例提供的两级全差分低噪声低失调斩波运算放大器电路示意图；图3是本专利技术实施例提供的NMOS斩波器的电路示意图；图4是本专利技术实施例的频率响应特性仿真结果示意图；图5是本专利技术实施例接成闭环2倍增益时的正弦输出仿真波形示意图；图6是本专利技术实施例等效输入噪声的仿真结果示意图；图7是本专利技术实施例经过300次蒙特卡罗仿真的输入失调电压的仿真结果示意图。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。参见图2，本专利技术实施例的两级全差分低噪声低失调斩波运算放大器，包括三个斩波器Si，S2，S3和两级折叠共源共栅运算放大器。参见图3，斩波器Si，S2，S3，由两向非交叠时钟控制的四个NMOS管Ml，Mlb, M2, M2b构成，横向NMOS管Ml，M2和纵向NMOS管Mlb， M2b交替导通，类似于乘法器的功能，将时钟信号即斩波信号与输入信号相乘，完成将输入信号调制到斩波信号频率上的功能。斩波器Si，首先将输入信号调制到斩波信号频率上；两级折叠共源共栅运算放大器，对斩波器Sl调制后的信号进行放大。PMOS管MO 为输入端的电流源，输入PMOS管Ml，M2，相比NMOS管的输入管具有较低的Ι/f噪声。两级折叠共源共栅运算放大器，第一级放大结构包括PMOS管M3，M4，M5，M6以及NMOS管M7， M8，M9，M10，均采用大尺寸的L值提供70dB以上的增益，第二级放大结构采用二极管连接的PMOS管Mll，M12作为负载，PMOS管M13，M14作为第二级的输入管，在提供约IOdB增益的同时增大了输出摆幅。由电容C1，C2和电阻R1，R2组成的密勒补偿电路对运放进行频率响应补偿，通过电阻Rl，R2引入带内零点，使得运放具有六十度以上的相位裕度，稳定了工作状态。电流通路低阻节点上的斩波器S2，将斩波器Sl调制后的有用信号解调回基带，而运放的失调信号和Ι/f噪声仅经过斩波器S2的一次调制，出现在斩波频率的奇次谐波上； 与图1所示的传统单级斩波运放相比，本专利技术的斩波器S2位于NMOS管M7，M8的低阻源端， 由于低阻节点处的电压信号幅度较小，而且信号共模直流电平接近于地，因此采用图3所示的简单四管NMOS开关，避免了互补开关设计的复杂性。斩波器S3，位于PMOS管M3，M4的漏端，用于动态切换放大器中PMOS电流源的差分对管，进一步降低了电流源的电流失配和放大器的输入失调电压。由于采用在低阻节点斩波的方式，为了减小衬底干扰，时钟馈通和电荷注入的影响，斩波器Sl采用最小面积宽长比为2u/0. 18u的NMOS管。而斩波器S2和斩波器S3位于电流通路中，较大的MOS开关电阻将增加斩波器两端的压降，严重限制放大器的输出摆幅， 因此这两个斩波器均采用宽长比(lOu/O. 18u)较大的NMOS管以降低开关电阻。输出端的电容C3，C4，一方面作为自补偿，降低了运放的第二极点，稳定了放大器的频率响应特性。另一方面，与运放输出端的高阻抗构成低通滤波器，滤除调制到高频端的失调信号和Ι/f噪声，避免了后级低通滤波器的设计，可直接与模数转换器相本文档来自技高网...

【技术保护点】
１．一种两级全差分低噪声低失调斩波运算放大器，其特征在于：包括三个斩波器Ｓ１，Ｓ２，Ｓ３和两级折叠共源共栅运算放大器；所述斩波器Ｓ１，位于两级全差分低噪声低失调斩波运算放大器的输入端，将输入信号调制至斩波频率上；所述两级折叠共源共栅运算放大器，第一级实现大的增益，第二级实现大的输出摆幅，对所述斩波器Ｓ１调制后的信号进行放大；所述斩波器Ｓ２，位于运算放大电流通路的低阻节点上，将信号解调回基带，运放的失调信号和１／ｆ噪声经过斩波器Ｓ２的一次调制，出现在斩波频率的奇次谐波上；所述斩波器Ｓ３，用于动态切换两级折叠共源共栅运算放大器中电流源的差分对管，进一步降低电流源的电流失配和两级折叠共源共栅运算放大器的失调电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈铖颖，胡晓宇，周玉梅，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11