电路板制造技术

一种电路板包含一第一信号层、一第二信号层及一控制芯片，第一信号层设有耦接一第一电子元器件的第一对焊盘及耦接一第二电子元器件的第二对焊盘；第二信号层设有一第三至第八对焊盘，第三对焊盘与所述第二对焊盘对应耦接，第七对焊盘与第五对焊盘耦接，第六对焊盘与第一对焊盘对应耦接，第八对焊盘耦接一第三电子元器件；当将第三及第四对焊盘耦接时，控制芯片输出的信号对传输至第二电子元器件，当将第四及第五对焊盘耦接，且将第六及第七对焊盘耦接时，信号对传输至第一电子元器件，当将第四及第五对焊盘耦接，且将第七及第八对焊盘耦接时，信号对传输至第三电子元器件。本发明专利技术避免了出现走线交叉及绕线残段的问题。

【技术实现步骤摘要】

本专利技术涉及一种电路板。
技术介绍
在现今的电路板设计中，对于应用的弹性化要求愈见频繁，高速差分信号的共存布线应用也更加广泛。共存布线即为以单一布线实现两种线路连接方式来针对不同市场规格需求，扩充产品功能之弹性。对于三路以上差分对的共存布线设计往往会面临走线交叉的困扰或因连接的传输线无传输作用而造成绕线残段。
技术实现思路
鉴于以上内容，有必要提供一种利用单一布线来实现三路以上线路连接方式的电路板。一种电路板，包含：一第一信号层，所述第一信号层设有一耦接一第一电子元器件的第一对焊盘及一耦接一第二电子元器件的第二对焊盘；一第二信号层，所述第二信号层设有第三对至第八对焊盘，所述第四对焊盘设置在所述第三对焊盘与所述第五对焊盘之间，且所述第三对焊盘与所述第二对焊盘对应耦接，所述第七对焊盘设置在所述第六对焊盘与所述第八对焊盘之间，且所述第七对焊盘与所述第五对焊盘耦接，所述六对焊盘与所述第一对焊盘对应耦接，所述第八对焊盘耦接一第三电子元器件；及一控制芯片，所述控制芯片耦接所述第四对焊盘以传输一信号对；当将所述第三对焊盘及第四对焊盘耦接时，所述信号对传输至所述第二电子元器件；当将所述第四及第五对焊盘耦接，且将所述第六及第七对焊盘耦接时，所述信号对传输至所述第一电子元器件；当将所述第四及第五对焊盘耦接，且将所述第七及第八对焊盘耦接时，所述信号传输至所述第三电子元器件与现有技术相比，本专利技术通过将所述第三对焊盘及第四对焊盘耦接时，所述信号对传输至所述第二电子元器件，或将所述第四及第五对焊盘耦接，且将所述第六及第七对焊盘耦接时，所述信号对传输至所述第一电子元器件，或将所述第四及第五对焊盘耦接，且将所述第七及第八对焊盘耦接时，所述信号对传输至所述第三电子元器件，从而选择性地将第一至第三电子元器件中的一个耦接所述控制芯片，从而避免了所述电路板上走线交叉的问题及传输线绕线残段的现象。附图说明下面结合附图及较佳实施方式对本专利技术作进一步详细描述：图1是本专利技术电路板较佳实施方式实现的第一种线路连接方式的示意图。图2是本专利技术电路板较佳实施方式实现的第二种线路连接方式的示意图。图3是本专利技术电路板较佳实施方式实现的第三种线路连接方式的示意图。主要元件符号说明第一电子元器件                1第一信号层                    10第一对焊盘                    11A、11B第二对焊盘                    12A、12B第二电子元器件                2第二信号层                    20第一被动元件                  21第二被动元件                  22第三对焊盘        23A、23B第四对焊盘        24A、24B第五对焊盘        25A、25B第六对焊盘        26A、26B第七对焊盘        27A、27B第八对焊盘        28A、28B第三电子元器件    3第三被动元件      31第四被动元件      32控制芯片          4第一埋孔          40A、40B第二埋孔          41A、41B电路板            100具体实施方式请参考图1，本专利技术电路板100较佳实施方式包括一第一信号层10、一第二信号层20、一设于所述第一信号层10与所述第二信号层20之间的绝缘层(图未示)、一第一埋孔40A、40B、一第二埋孔41A、41B及一控制芯片4。在本实施方式中，所述电路板100为一主机板。所述第一信号层10设有一第一对焊盘11A、11B及一第二对焊盘12A、12B。所述第一对焊盘11A、11B耦接一第一电子元器件1。所述第二对焊盘12A、12B耦接一第二电子元器件2。所述第二信号层20设有一第三对焊盘23A、23B、一第四对焊盘24A、24B、一第五对焊盘25A、25B、一第六对焊盘26A、26B、一第七对焊盘27A、27B及一第八对焊盘28A、28B。所述第四对焊盘24A、24B设置在所述第三对焊盘23A、23B与所述第五对焊盘25A、25B之间，且所述第三对焊盘23A、23B与所述第二对焊盘12A、12B相互对应且通过所述第二埋孔41A、41B耦接。所述第七对焊盘27A、27B设置在所述第六对焊盘26A、26B与所述第八对焊盘28A、28B之间，且所述第七对焊盘27A、27B与所述第五对焊盘25A、25B耦接，所述六对焊盘26A、26B与所述第一对焊盘11A、11B相互对应且通过所述第一埋孔40A、40B耦接。所述第七对焊盘27A、27B与所述第五对焊盘25A、25B的耦接是通过在焊盘27A与25A间布设信号线、在27B与25B间布设信号线实现的。所述第四对焊盘24A、24B耦接所述控制芯片4以接收所述控制芯片4产生的一高速信号对如一高速差分信号对。所述第八对焊盘28A、28B耦接一第三电子元器件3。当需要使所述第二电子元器件2接收所述控制芯片4输出的高速信号对时，将一第一被动元件21焊接在焊盘23A及焊盘24A上以实现两焊盘23A及24A的耦接，将一第二被动元件22焊接在焊盘23B及焊盘24B上以实现两焊盘23B及24B的耦接。所述控制芯片4输出的高速信号对分别通过所述第四对焊盘24A、24B、所述第一及第二被动元件21、22、所述第三对焊盘23A、23B、所述第二埋孔41A、41B及所述第二对焊盘12A、12B传输至所述第二电子元器件2。请参照图2所示，当需要使所述第一电子元器件1接收所述控制芯片4输出的高速信号对时，将所述第一被动元件21焊接在焊盘24A及焊盘25A上以实现两焊盘24A及25A的耦接，将所述第二被动元件22焊接在焊盘24B及焊盘25B上以实现两焊盘24B及25B的耦接；并将一第三被动元件31焊接在焊盘26A及焊盘27A上以实现两焊盘26A及27A的耦接，将一第四被动元件32焊接在焊盘26B及焊盘27B上以实现两焊盘26B及27B的耦接。所述控制芯片4输出的高速信号对分别通过所述第四对焊盘24A、24B、所述第一及第二被动元件21、22、所述第五对焊盘25A、25B、所述第七对焊盘27A、27B、所本文档来自技高网...

【技术保护点】
１．一种电路板，包含：一第一信号层，所述第一信号层设有一耦接一第一电子元器件的第一对焊盘及一耦接一第二电子元器件的第二对焊盘；一第二信号层，所述第二信号层设有第三对至第八对焊盘，所述第四对焊盘设置在所述第三对焊盘与所述第五对焊盘之间，且所述第三对焊盘与所述第二对焊盘对应耦接，所述第七对焊盘设置在所述第六对焊盘与所述第八对焊盘之间，且所述第七对焊盘与所述第五对焊盘耦接，所述六对焊盘与所述第一对焊盘对应耦接，所述第八对焊盘耦接一第三电子元器件；及一控制芯片，所述控制芯片耦接所述第四对焊盘以传输一信号对；当将所述第三对焊盘及第四对焊盘耦接时，所述信号对传输至所述第二电子元器件；当将所述第四及第五对焊盘耦接，且将所述第六及第七对焊盘耦接时，所述信号对传输至所述第一电子元器件；当将所述第四及第五对焊盘耦接，且将所述第七及第八对焊盘耦接时，所述信号传输至所述第三电子元器件。

【技术特征摘要】
1.一种电路板，包含：
一第一信号层，所述第一信号层设有一耦接一第一电子元器件的第一对
焊盘及一耦接一第二电子元器件的第二对焊盘；
一第二信号层，所述第二信号层设有第三对至第八对焊盘，所述第四对
焊盘设置在所述第三对焊盘与所述第五对焊盘之间，且所述第三对焊盘与所
述第二对焊盘对应耦接，所述第七对焊盘设置在所述第六对焊盘与所述第八
对焊盘之间，且所述第七对焊盘与所述第五对焊盘耦接，所述六对焊盘与所
述第一对焊盘对应耦接，所述第八对焊盘耦接一第三电子元器件；及
一控制芯片，所述控制芯片耦接所述第四对焊盘以传输一信号对；
当将所述第三对焊盘及第四对焊盘耦接时，所述信号对传输至所述第二
电子元器件；当将所述第四及第五对焊盘耦接，且将所述第六及第七对焊盘
耦接时，所述信号对传输至所述第一电子元器件；当将所述第四及第五对焊
盘耦接，且将所述第七及第八对焊盘耦接时，所述信号传输至所述第三电子
元器件。
2.如权利要求1所述的电路板，其特征在于：所述电路板还包括一第一
埋孔及一第二埋孔，所述第一埋孔耦接在所述第三对焊盘与所述第二对焊盘
之间以将所述第三对焊盘与所述第二对焊盘对应耦接，所述第二埋孔...

【专利技术属性】
技术研发人员：罗世飘，白家南，许寿国，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：94