数字数据处理系统技术方案

一种设计用于帮助使用UML活动图的数字数据处理系统。

【技术实现步骤摘要】
数字数据处理系统
本专利技术涉及数字数据处理系统。
技术介绍
统一建模语言(UML)能够用于描述系统。UML的通常用途是提供将在软件中实现的系统的描述。传统上，分析员将研究建议在软件中实现的系统，并且产生系统的UML描述。程序员接着从分析员提供的UML描述开始工作以产生实现系统的软件而且遵循将执行软件的计算硬件的具体架构的限制。这种限制的一些示例是计算硬件中的存储器的量和计算硬件中的处理器的数量和处理速度。UML提供广泛的方法来描述系统。一种这种方法是使用活动图。活动图就活动以及活动之间的控制流描述系统。控制流用一组原语(primitive)表示，下面将参照图1到图6描述这些原语。图1示出称为分支节点的活动图原语。在此分支节点10描述活动12、14和16之间的关系。分支节点10指示当活动12完成时活动14和16并发地开始。图2示出称为连接节点的活动图原语。在此，连接节点18描述活动20、22和24之间的关系。连接节点18指示当活动20和22完成时，活动24开始。由此，连接节点原语具有同步效果，其中允许活动仅仅在多个其它活动已经完成之后开始。图3示出称为决策节点的活动图原语。在此，决策节点26描述活动28、30和32之间的关系。决策节点26指示当活动28完成时，活动30和32中的仅一个开始。活动30和32中的哪一个开始由与决策节点26关联的逻辑条件决定。例如，系统的具体参数是否大于或者小于某个预定值。图4示出称为合并节点(mergenode)的活动图原语。在此，合并节点34描述活动36、38和40之间的关系。合并节点34指示活动36和38中的任意一个一完成，活动40就开始。图5示出称为初始节点的活动图原语。初始节点指示系统的开端。在此，初始节点42指示系统开始于活动44的执行。图6示出称为最终节点的活动图原语。最终节点指示系统的末端。在此，最终节点46指示系统在活动48执行之后结束。至此，还没有描述原语连接的活动的性质。这些活动本质上几乎无限分散。通常，活动就可能能够被其自身的活动图描述而言将是复杂的。本文件将讨论适合于进行无线通信的多处理器系统，并且在该上下文中活动的示例是：·执行直接存储器存取(DMA)步骤以便将数据从一个位置移动到另一个位置。·对数字时域信号执行快速傅里叶变换(FFT)。·对两个数字时域信号执行交叉相关。·计算数据序列的循环冗余校验和(CRC)。
技术实现思路
本专利技术由所附的权利要求限定，下面对其进行参照。附图说明现在将仅仅通过示例方式参照附图描述本专利技术的各个实施方式，其中：图1是例示分支节点的使用的UML活动图；图2是例示连接节点的使用的UML活动图；图3是例示决策节点的使用的UML活动图；图4是例示合并节点的使用的UML活动图；图5是例示初始节点的使用的UML活动图；图6是例示最终节点的使用的UML活动图；图7例示与决策节点关联的信号流；图8例示与合并节点关联的信号流；图9例示与分支节点关联的信号流；图10例示与连接节点关联的信号流；图11是UML活动图原语的修改形式的概念图；图12例示用于图11中的修改原语的紧凑标记；图13例示可以如何使用图12中的紧凑标记来表示分支原语；图14例示可以如何使用图12中的紧凑标记来表示连接原语；图15例示在特定条件下图14使用的修改的原语如何可能误动作；图16例示可以如何以避免图15呈现的故障情形的方式一起使用图11中的修改形式的多个原语来表示连接原语；图17例示可以如何使用图12的紧凑标记来表示合并原语；图18例示可以如何使用图12的紧凑标记来表示决策原语；图19例示可以如何使用单个逻辑条件来控制决策原语的超过一个实例；图20示意地例示多处理器计算机；图21示意地例示图20的排序器；图22示意地例示图21的障碍(barrier)计数器部件；图23例示其中一原语能够触发另一原语的活动图；以及图24例示用于产生能够使用图20的排序器执行的软件的工具的操作。具体实施方式图7例示与决策节点关联的信号流。附图示出原语的输入50以及其输出52和54。伴随示出三个曲线图。曲线图56示出在输入50上行进的信号，曲线图58示出在输出52上行进的信号，曲线图60示出在输出54上行进的信号。全部三个曲线图的时间比例尺由62指示，并且以任意单位指示(相同规定用于图8、9和10的时间比例尺)。如曲线图56所示，在第二时间间隔期间，事件信号到达输入50。在第三时间间隔期间，通过在其输出52和54之一上放置事件信号，原语做出响应，这由与原语关联的逻辑条件的状态决定。在此情况下，条件的状态造成将在输出58上发射事件信号，而在输出60上不发送任何东西。图8例示与合并节点关联的信号流。该图示出原语的输入64和66以及其输出68。伴随示出三个曲线图。曲线图70示出在输入64上行进的信号，曲线图72示出在输入66上行进的信号，曲线图74示出在输出68上行进的信号。如曲线图70所示，在第二时间间隔期间，事件信号到达输入64。如曲线图72所示，在第六时间间隔期间，事件信号到达输入66。如曲线图74所示，在第三时间间隔期间，通过在其输出68上放置事件信号，原语对它接收的第一事件信号做出响应。响应于后来到达输入66的事件信号，原语不在其输出68上发送进一步的事件信号。图9例示与分支节点关联的信号流。该图示出原语的输入76以及其输出78和80。伴随示出三个曲线图。曲线图82示出在输入76上行进的信号，曲线图84示出在输出78上行进的信号，曲线图86示出在输出80上行进的信号。如曲线图82所示，在第二时间间隔期间，事件信号到达输入76。在第三时间间隔期间，通过在其输出78和80两者上放置事件信号，原语做出响应。图10例示与连接节点关联的信号流。该图示出原语的输入88和90以及其输出92。伴随示出三个曲线图。曲线图94示出在输入88上行进的信号，曲线图96示出在输入90上行进的信号，曲线图98示出在输出92上行进的信号。如曲线图94所示，在第二时间间隔期间，事件信号到达输入88。如曲线图96所示，在第六时间间隔期间，事件信号到达输入90。如曲线图98所示，原语仅仅在其输入88和90均已接收到事件信号之后做出响应，并且响应是在第七时间间隔期间在其输出92上发射事件信号。对于图7到图10的基于信号的描述共同的特征是在每种情况下UML活动图原语能够由阻挡控制流直至特定数量的事件信号被接收为止的原语实现。如图11所示，因此能够用障碍102表示原语，障碍102在被正确数量的事件信号100(每个来自不同的源)击中之后破裂，触发一些指令104的执行，这些指令104造成发出一个或者多个事件信号105(每个指向各自目的地)。图12例示用于图11给出的表示的紧凑格式，其中障碍用块106表示，指令用块108表示，并且必须击中障碍106的事件信号以触发指令108执行的数量由块110中的数字给出。对于本文件的剩余部分，图12给出的用于表示UML活动图原语的紧凑标记应被称为障碍计数器格式(BCF)，并且指示在指令被执行之前必须击中障碍的事件信号的数量的数字应被称为倒数值。请注意如果倒数值是零并且随后接收到事件信号，则不导致动作。图13到图21演示在UML活动图中可以如何使用BCF。每个UML原语能够被映射到BCF表本文档来自技高网...

【技术保护点】
１．一种用于计算机的排序器，其中：ａ）所述计算机适合于执行统一建模语言活动图的软件实现；ｂ）所述图包括通过由事件信号触发和发送事件信号的原语连接的多个活动；ｃ）所述计算机包括能够彼此并行进行处理的多个处理部件，每个处理部件能够执行所述活动中的至少一个活动；并且ｄ）所述排序器被设置为实现所述原语，并且包括：ｄ１）检测装置，该检测装置用于检测原语已接收到触发该原语所需的事件信号；ｄ２）信令装置，该信令装置被设置为通过给出作为以下项中的至少一种的响应来对检测到原语的触发做出响应：ｄ２ａ）命令处理部件执行在所述图中是来自被触发的原语的事件信号的接收方的活动；以及ｄ２ｂ）向所述检测装置发送针对另一原语的事件信号。

【技术特征摘要】
2010.07.20 GB 1012181.21.一种用于计算机的排序器，其中：a)所述计算机适合于执行统一建模语言活动图的软件实现；b)所述图包括通过由事件信号触发和发送事件信号的原语连接的多个活动；c)所述计算机包括能够彼此并行进行处理的多个处理部件，每个处理部件能够执行所述活动中的至少一个活动；并且d)所述排序器被设置为实现所述原语，并且包括：d1)检测器，该检测器配置为检测原语已接收到触发该原语所需的多个事件信号，其中所述检测器包括计数器，所述计数器设置为对多个接收到的事件信号计数，且当与传送所述事件信号的所述原语的输入无关地接收到一定数量的事件信号时，所述检测器设置为触发其相应原语，所述一定数量的事件信号包括在单一输入上接收到的多个事件信号，并且其中所述检测器不能区分是否在公共输入上接收所述事件信号；d2)信令器，该信令器被设置为通过执行给出作为以下项中的至少一种的响应的一系列指令来对检测到原语的触发做出响应：d2a)命令处理部件执行在所述图中是来自被触发的原语的事件信号的接收方的活动；以及d2b)向所述检测器发送针对另一原语的事件信号。2.根据权利要求1所述的排序器，其中，所述检测器包括多个检测部件，并且每个检测部件被设置为检测相应原语已接收到触发该原语所需的事件信号，并且通知所述信令器该相应原语已被触发。3.根据权利要求2所述的排序器，其中，每个检测部件包括设置为对触发其相应原语所需的事件信号进行计数的单独的计数器。4.根据权利要求2所述的排序器，其中，至少一个检测部件能够被所述排序器重新配置以在被触发之后实现另一原语。5.根据权利要求1所述的排序器，其中，所述信令器包括处理核，该处理核通过执行与原语相关联的指令序列来对该原语已被触发的指示做出反应，所述指令使所述处理核进行所述响应。6.根据权利要求1所述的排序器，其中，所述处理部件包括向量信号处理器、中央处理单元、维特比加速度计、turbo解码器、对外部无线收发机的数字接口以及直接存储器存取控制器中的两个或者更多个。7.根据权利要求1所述的排序器，其中，所述排序器被设置为设置所述图的活动在所述计算机上的执行，以最小化成本函数，该成本函数是计算机内的资源利用和计算机内的功耗中的一个或者基于计算机内的资源利用和计算机内的功耗中的一个。8.根据权利要求1所述的排序器，其中，所述排序器包括设置为在所述排序器获知处理部件将不执行所述活动中的任一活动的时段期间防止所述处理部件的功耗的禁止器。9.根据权利要求1所述的排序器，其中，所述排序器包括设置为控制系统资源以最小化整体系统资源使用的控制器。10.一种适合于执行统一建模语言活动图的软件实现的计算机，其中：...

【专利技术属性】
技术研发人员：E·乌伊贡，J·古芬斯，P·庭达尔，
申请(专利权)人：科革诺沃有限公司，
类型：发明
国别省市：GB