浅沟道隔离区的制作方法技术

一种浅沟道隔离区的制作方法，包括以下步骤：提供半导体衬底，在所述半导体衬底上形成掩膜层，刻蚀所述半导体衬底形成沟道，形成氧化隔离层填充所述沟道，对氧化隔离层施行平坦化过程后，对所述掩膜层进行回刻处理，在所述氧化隔离层与所述掩膜层之间形成间隙，形成氧化层填充所述间隙。本发明专利技术通过在所述掩膜层与所述氧化隔离层之间形成间隙，并在所述间隙中填充氧化层，不仅避免了在所述氧化隔离层内部形成空洞问题，同时在后续湿法清洗过程中不容易被腐蚀，有效减小了浅沟道隔离区顶部边缘的缺角的形成问题。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种。
技术介绍
近年来，随着半导体集成电路制造技术的发展，芯片中所含元件的数量不断增加， 元件的尺寸也因集成度的提升而不断地缩小，生产线上使用的线路宽度已进入了次微米的细小范围。然而，无论元件尺寸如何缩小化，在芯片中各个元件之间仍必须有适当地绝缘或隔离，才能得到良好的元件性质。这方面的技术一般成为元件隔离技术(Device Isolation Technology)，其主要目的是在各元件之间形成隔离物，并且在确保良好隔离效果的情况下，尽量缩小隔离物的区域，以空出更多的芯片面积来容纳更多的元件。在各种元件隔离技术中，局部硅氧化方法(L0C00S)和浅沟道隔离区(Shallow Trench Isolation, STI)制造过程是最常被采用的两种技术，尤其后者具有隔离区域小和完成后仍保持基本平坦性等优点，更是近年来颇受重视的半导体制造技术。浅沟道隔离区是0. 25um以下半导体技术采用的通用隔离方法，这种隔离方法的优点是隔离效果好，而且占用面积小。但是STI在工艺上也有很多技术问题，如STI的形貌控制、STI顶角的圆角化、 STI内部的二氧化硅与外部硅之间的适配应力以及浅沟道隔离区顶部边缘的缺角问题(STI Divot)等。其中，图1为现有技术中浅沟道隔离区顶部边缘的缺角问题的示意图，参考图 1，在去除掩膜层102’步骤中对所述掩膜层102’进行湿法清洗，所述湿法清洗过程中会腐蚀所述氧化隔离层103’的顶部边缘，造成较多甚至较大的浅沟道隔离区顶部边缘的缺角问题10，浅沟道隔离区顶部边缘的缺角10造成的问题会直接关系到STI边缘的漏电问题，会影响器件的特性，由于浅沟道隔离区顶部边缘的缺角10的形成导致在填充的栅极时在有源区的侧面形成反型层而导致寄生电流通路，进而影响器件的特性，并且过深的浅沟道隔离区顶部边缘的缺角10会加大多晶硅栅和氮化硅侧墙刻蚀的难度，并可能造成刻蚀残留， 因此控制浅沟道隔离区顶部边缘的缺角10的大小和深浅已经越来越引起人们的重视。图2为现有技术中在形成沟道后对掩膜层做回刻处理后的结构示意图，图3为现有技术中氧化隔离层内部空洞的示意图，以下请结合图2和图3。在现有技术中，在较为先进的工艺制程中，为防止较差的浅沟道隔离区顶部边缘的缺角10问题。在刻蚀形成沟道的步骤和沉积形成氧化隔离层103’步骤之间，还需要对掩膜层102’进行回刻处理，即在所述掩膜层102’与所述沟道之间形成间隙，露出所述沟道两边缘的台阶20，再沉积形成氧化隔离层103’。但是这种方法也存在问题，即，对所述掩膜层102’进行回刻处理后，沟道台阶处的角度一般为270°左右，在沉积所述氧化物隔离层103’时，台阶处因为角度较大，沉积速度比其他地方快，就会使沟道提前封口，造成沟道内部出现孔洞30(void)填充不完全而影响隔离效果，也会造成后面的制成多晶硅生长时会在空洞30中有多晶硅的残留，从而影响元器件的漏电，严重的会形成短路
技术实现思路
本专利技术要解决的技术问题是，提供一种能够减小避免制作浅沟道隔离区中的氧化隔离层时，所述氧化隔离层内部出现空洞的问题，并能同时减小形成浅沟道隔离区顶部边缘的缺角问题的。为解决上述问题，本专利技术提供一种，包括以下步骤提供半导体衬底；在所述半导体衬底上形成掩膜层；形成沟道步骤，定义所述掩膜层的型样，以暴露出所述半导体衬底欲形成所述浅沟道隔离区的部分，以所述掩膜层的型样为硬掩膜，刻蚀所述半导体衬底以形成沟道；在所述半导体衬底上沉积氧化隔离层，所述氧化隔离层填满所述沟道；平坦化步骤，对所述氧化隔离层施行平坦化过程，去除所述沟道以外的所述氧化隔离层，暴露出所述掩膜层；回刻处理步骤，对所述掩膜层施行回刻处理，在所述氧化隔离层与所述掩膜层之间形成间隙；在所述掩膜层上生长氧化层，所述氧化层填充所述氧化隔离层与所述掩膜层之间的间隙；刻蚀所述氧化层直至暴露出所述掩膜层；依次刻蚀去除所述掩膜层和所述氧化层，最终形成浅沟道隔离区。进一步的，所述掩膜层为氧化硅、氮化硅、氮氧化硅的其中之一或任意组合。进一步的，所述掩膜层采用热氧化法或化学气相沉积法沉积形成。进一步的，在形成沟道步骤中，定义所述掩膜层的型样为在所述掩膜层上形成光刻胶，图案化所述光刻胶，以所述光刻胶为掩膜，刻蚀所述掩膜层直至露出所述半导体衬底。较佳的，所述沟道的深度为3000A到5000A。进一步的，所述氧化隔离层采用高密度电浆化学气相沉积法形成。较佳的，在所述氧化隔离层为氧化硅。进一步的，在所述平坦化步骤中，所述平坦化过程采用化学机械研磨法。进一步的，在所述回刻处理步骤中，采用磷酸溶液对所述掩膜层进行回刻处理。较佳的，所述磷酸溶液中磷酸的质量百分比为80% 90%，所述磷酸溶液的蚀刻率为 45 55A/min。优选的，所述氧化隔离层与所述掩膜层之间的间隙宽度为50人 500A。优选的，填充在所述氧化隔离层与所述掩膜层之间的所述氧化层的厚度与所述间隙的宽度相等。进一步的，在刻蚀去除所述氧化层步骤中，采用氢氟酸溶液刻蚀所述氧化层。进一步的，所述氢氟酸溶液中氢氟酸的质量百分比45% 55%，所述氢氟酸溶液的蚀刻率为50 60A/min。综上所述，本专利技术采用在所述掩膜层进行回刻处理前沉积形成所述氧化隔离层， 避免了所述氧化隔离层沉积速率不均的问题，进而避免了在所述氧化隔离层内部形成空洞的问题；同时，本专利技术在所述掩膜层和所述氧化隔离层之间的间隙形成氧化层，所述氧化层在后续湿法清洗的过程中可以保护所述氧化隔离层的顶部边缘不被腐蚀，有效减小了浅沟道隔离区顶部边缘的缺角的形成。 附图说明图1为现有技术中浅沟道隔离区顶部边缘的缺角的示意图。图2为现有技术中在形成沟道后对掩膜层进行回刻处理后的结构示意图。图3为现有技术中氧化隔离层内部空洞的示意图。图4 图11为本专利技术一实施例中浅沟道隔离区的制作过程的结构示意图。图12为本专利技术一实施例中浅沟道隔离区的制作过程流程图。具体实施例方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术？人员所熟知的一般替换也涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本专利技术的限定。本专利技术的核心思想是通过在形成氧化隔离层步骤后，对掩膜层进行回刻处理，并在在所述氧化隔离层和所述掩膜层之间形成氧化层来保护氧化隔离层，从而不仅避免了在氧化隔离层内部空洞问题，并在后续湿法清洗过程中不被腐蚀，减小了浅沟道隔离区顶部边缘的缺角的形成。图12为本专利技术一实施例中浅沟道隔离区的制作过程流程图，图4 图11为本专利技术一实施例中浅沟道隔离区的制作过程的结构示意图，请参考图12所示，并结合图4 图 11，本专利技术提出一种，包括以下步骤SOl 提供半导体衬底100。S02 在所述半导体衬底100上形成掩膜层102，形成如图4所示的结构；所述掩膜层102为氧化硅、氮化硅、氮氧化硅其中之一或任意组合，在本实施例中所述掩膜层102 包括氧化硅层10 和氮化硅层102b，所述氧化硅层10 采用热氧化法形成、或常压化学气相沉积法(Atmospheric)或低压化学气相本文档来自技高网...

【技术保护点】
１．一种浅沟道隔离区的制作方法，其特征在于，包括以下步骤：提供一半导体衬底；在所述半导体衬底上形成掩膜层；形成沟道步骤，定义所述掩膜层的型样，以暴露出所述半导体衬底欲形成所述浅沟道隔离区的部分，以所述掩膜层的型样为硬掩膜，刻蚀所述半导体衬底以形成沟道；在所述半导体衬底上沉积氧化隔离层，所述氧化隔离层填满所述沟道；平坦化步骤，对所述氧化隔离层施行平坦化过程，去除所述沟道以外的所述氧化隔离层，暴露出所述掩膜层；回刻处理步骤，对所述掩膜层施行回刻处理，在所述氧化隔离层与所述掩膜层之间形成间隙；在所述掩膜层上生长氧化层，所述氧化层填充所述氧化隔离层与所述掩膜层之间的间隙；刻蚀所述氧化层直至暴露出所述掩膜层；依次刻蚀去除所述掩膜层和所述氧化层，最终形成浅沟道隔离区。

【技术特征摘要】

【专利技术属性】
技术研发人员：宁振佳，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31