一种具有一场效整流元件的功率半导体结构及其制造方法，所述功率半导体结构包括一漏极区、一本体区、一源极区、一栅极通道与一分流通道；其中，本体区位于漏极区的上方；源极区位于本体区内；栅极通道位于本体区内，且邻接于一栅极结构；分流通道位于本体区内，并且由源极区向下延伸至漏极区；分流通道邻接于一导电结构；此导电结构耦接源极区。
【技术实现步骤摘要】
本专利技术涉及一种功率半导体结构及其制造方法，特别是关于一种。
技术介绍
在沟槽式功率半导体的应用领域中，越来越注重晶体管的切换速度，切换速度的提升有助于降低高频电路操作下的切换损失(switching loss)。然而，在晶体管的源漏极之间，具有一个寄生二极管(body diode)。晶体管的切换速度会受到寄生二极管的反向回复时间(reverse recovery time)的限制而无法提升。为了解决此问题，如图1所示，一个典型的方法是在晶体管Tl的源漏极间连接一个萧特基二极管SD1。利用萧特基二极管SDl的启动电压低于寄生二极管Dl的特性，使电流改由萧特基二极管SDl流动至漏极，避免寄生二极管Dl被导通。虽然使用萧特基二极管SDl可以有效解决寄生二极管Dl反向回复时间过长的缺点，但是就半导体的制程来说，在原本的晶体管结构上增加萧特基二极管，势必要改变原有的制造流程，增加许多额外的步骤，进而导致制程的复杂度与成本的提高。
技术实现思路
本专利技术的目的在于提供一种功率半导体结构及其制造方法。此功率半导体结构具有一场效整流元件。此场效整流元件的内部形成一分流通道，可避免晶体管的寄生二极管导通，以提升晶体管切换速度。本专利技术的一实施例提供一种具有一场效整流元件的功率半导体结构。此功率半导体结构包括一漏极区、一本体区、一源极区、一栅极通道与一分流通道。其中，本体区位于漏极区的上方。源极区位于本体区内。栅极通道位于本体区内，且邻接于一栅极结构。分流通道位于本体区内，并联于栅极通道，并且由源极区向下延伸至漏极区。分流通道邻接于一导电结构。此导电结构耦接源极区。本专利技术的一实施例并提供一种具有一场效整流元件的功率半导体结构的制造方法，包括下列步骤(a)提供一基材，此基材具有一漏极区；(b)形成一导电结构于漏极区上方；(C)形成一本体区环绕导电结构；以及(d)形成一源极区于本体区上方，耦接至导电结构。其中，邻接于导电结构的本体区内形成一分流通道。分流通道并联于一栅极通道，并且由源极区向下延伸至漏极区。根据本专利技术，将场效整流元件整合于既有的半导体制程中，同时发挥了类似萧特基二极管所提供的功效，因而有助于避免制程的复杂度与成本的提高。关于本专利技术的优点与精神可以借助于以下的专利技术详述及附图得到进一步的了解。附图说明图1为一利用萧特基二极管改善功率晶体管的切换损失的电路示意图2A至图2G为本专利技术具有一场效整流元件的功率半导体结构的制造方法的一第一实施例；图3为本专利技术具有一场效整流元件的功率半导体结构的制造方法的一第二实施例；图4为本专利技术具有一场效整流元件的功率半导体结构的制造方法的一第三实施例；图5A与图5B为本专利技术具有一场效整流元件的功率半导体结构的制造方法的一第四实施例；图6A至图6C为本专利技术具有一场效整流元件的功率半导体结构的制造方法的一第五实施例；图7A至图7C为本专利技术具有一场效整流元件的功率半导体结构的制造方法的一第六实施例；图8A至图8H为本专利技术具有一场效整流元件的功率半导体结构的制造方法的一第七实施例；图9A至图9C为本专利技术具有一场效整流元件的功率半导体结构的制造方法的一第八实施例；图10为本专利技术具有一场效整流元件的功率半导体结构的制造方法的一第九实施例。主要元件附图标记说明基板100，910磊晶层110，610，710硬质罩幕层715介电层725光阻层I3R栅极沟槽120a, 620a, 720a第二沟槽120b, 520b, 620b, 720b栅极介电层130,730多晶硅层640栅极多晶硅结构140a，440a, 640a, 740a, 940a第二多晶硅结构140b，440b，MOb，640b，740b，940b垂直部份141，441，541水平部分142，442，542本体区 150，750，950本体层650凹陷区域 652，752源极掺杂区160，760a, 760b, 860a, 860b, 960层间介电层170，270，570，770接触窗172，572，772萧特基接触窗5745开口274重掺杂区174，774，874源极金属层180，780掺杂区990金属层980，995栅极通道CHG分流通道CHD具体实施例方式图2A至图2G为本专利技术具有一场效整流元件的功率半导体结构的制造方法的一第一实施例。如图2A所示，首先，提供一 N型重掺杂的基板100，并于此基板100上制作N型掺杂的磊晶层110，作为制作功率半导体元件所需的一基材。随后，在磊晶层110中形成多个沟槽120a，120b。这些沟槽120a，120b可区分为两个部份，其中，栅极沟槽120a是用来定义晶体管(Mosfet)的栅极位置，第二沟槽120b则是用来定义场效整流元件(FER)的位置。接下来，形成一栅极介电层130覆盖栅极沟槽120a的内侧表面。在本实施例中， 栅极介电层130同时延伸覆盖第二沟槽120b的内侧表面。换言之，覆盖于第二沟槽120b 的内侧表面的介电层可以利用制造栅极介电层130的步骤同时形成。随后，如图2B所示，沉积一多晶硅层于磊晶层110的表面。然后，利用微影蚀刻的方式，去除位于磊晶层Iio的上表面的部份多晶硅材料，留下位于栅极沟槽120a内的栅极多晶硅结构140a与位于第二沟槽120b内的第二多晶硅结构140b。其中，栅极多晶硅结构 140a完全位于栅极沟槽120a内。不过，第二多晶硅结构140b除了具有一垂直部份141位于第二沟槽120b内，还具有一水平部分142位于第二沟槽120b上方，并且延伸覆盖第二沟槽120b周围一定范围内的磊晶层110。此第二多晶硅结构140b构成场效整流元件的一导电结构。一般而言，图2B中所示的栅极多晶硅结构140a可利用回蚀(etch back)的方式， 形成于栅极沟槽120a内。第二多晶硅结构140b则可在进行前述回蚀步骤前，先以微影方式定义出来。随后，如图2C所示，利用离子植入的方式，植入P型掺杂于磊晶层110内。然后以热驱入(drive in)的方式使植入的P型掺杂扩散，以形成本体区150于磊晶层110的上半部。此本体区150除了环绕栅极多晶硅结构140a，同时也会环绕第二多晶硅结构140b。 不过，由于第二多晶硅结构140b的水平部分142覆盖第二沟槽120b周围一定范围内的磊晶层110，因此，就本体区150的底部的轮廓而言，邻近于第二多晶硅结构140b处的本体区 150的深度t2明显小于邻近于栅极多晶硅结构140a处的本体区150的深度tl。接下来，如图2D所示，以蚀刻方式去除第二多晶硅结构140b的水平部分142，以裸露第二多晶硅结构140b周围的本体区150。就一较佳实施例而言，此蚀刻步骤可采用典型的多晶硅蚀刻制程，直接针对第二多晶硅结构140b、本体区150与栅极多晶硅结构140a进行全面蚀刻。经过此蚀刻步骤后，如图2D所示，除了第二多晶硅结构140b的水平部分142 被完全去除，位于表面的部份的本体区150与部份的栅极多晶硅结构140a也会被同时去除。随后，如图2E所示，植入N型掺杂于本体区150的表面区域，形成源极掺杂区160于本体区150内，并且环绕栅极多晶硅结构140a与第二多晶硅结构140b。接下来，如图2F 所示，形成一层间介电层170于磊晶层11本文档来自技高网...
【技术保护点】
１．一种具有一场效整流元件的功率半导体结构，其特征在于，包括：一漏极区；一本体区，位于该漏极区的上方；一源极区，位于该本体区内；一栅极通道，位于该本体区内，并且邻接于一栅极结构；以及一分流通道，位于该本体区内，并且邻接于一导电结构，该导电结构是耦接该源极区，该分流通道是由该源极区向下延伸至该漏极区；其中，该分流通道较该栅极通道为短。
【技术特征摘要】
【专利技术属性】
技术研发人员：涂高维，
申请(专利权)人：科轩微电子股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。