一种可重构路径算子制造技术

本发明专利技术公开了一种可重构路径算子和具有此可重构路径算子的阵列结构，可重构路径算子包括接口模块、功能模块和控制模块；接口模块包括：输入接口和输出数据接口；所述功能模块与输入接口相连，从输入接口接收输入数据，并对输入数据进行多路选择、多路分发和数据状态控制中的一种或多种操作后生成输出数据发送到输出数据接口；所述控制模块与输入接口相连，从输入接口接收控制信息，并根据所述控制信息生成控制所述功能模块对接收的所述输入数据进行上述操作的控制信号。上述结构的可重构路径算子能够实现数据流的动态流动。

【技术实现步骤摘要】

本专利技术涉及集成电路领域，尤其是一种可重构路径算子以及应用该可重构路径算子的集成电路阵列结构。
技术介绍
如图1所示为现有技术中一种基于可重构算子的阵列结构100，该阵列结构100包括由多个可重构算子101组成的可重构算子模块和分布在所述可重构算子模块周围的多个输入输出接口 106。通过输入输出接口 106将实现某种特定功能的配置信息加载到该阵列结构中，对该阵列结构中的可重构算子的连接关系和各个可重构算子实现的功能进行配置，使该阵列结构实现所述的某种特定功能。图示中的阵列结构100具有良好的规整性和通用性。其中，规整性是指阵列结构中的可重构算子模块由有限的几类可重构算子组成，各类可重构算子之间按照统一的方式进行通信，统一的方式进行布局，比如所有可重构算子采用按照类型以列为单位，分布式交叉排列的布局方式。通用性是指该阵列结构能够像CPU等处理器一样支持多种应用的实现需求，而不是针对一个或几个应用而特定开发的系统。规整性和通用性使用户只需要改变加载到阵列结构中的配置信息即可以使阵列结构满足实现不同应用的需求，使阵列结构具有良好的编程性和扩展性。但是，规整性和通用性同样使阵列结构在设计时存在性能不足的问题。下面以实例的方式对阵列结构在设计时存在性能不足的情况进行说明由于在一个应用中，各个可重构算子之间的连接关系是固定地，即各个可重构算子之间的连接表现为静态形式，数据流遵守从一个数据源到一个目的地的传递，所以阵列结构难于实现数据流的动态改变，从而阵列结构的性能受到影响，表现为性能不足。比如，以最典型的数据流改变的结构断语句If (true) {a = b+1 ；}Else{a = b+2} 为例。即，当条件为真时，数据b经过加法器1进行加1操作后将结果输出到a ；当条件不成立，数据b经过加法器2进行加2操作后将结果输出到a。这里存在两条路径，一个由加法器1组成的路径1，一个由加法器2组成的路径2，数据b到a有两条可选路径，选择的条件在不同的时间会有不同值，前一时刻选择路径1，下一时刻可能选择路径2。这样的动态路径，采用静态的连接是不能实现的，静态的连接只能实现路径1或路径2。
技术实现思路
本专利技术要解决的主要技术问题是，提供一种可重构路径算子以及应用该可可重构路径算子的集成电路阵列结构，当阵列结构采用该可重构路径算子时，使阵列结构实现数据流的动态传递，能够改善阵列结构中的性能不足问题。为解决上述技术问题，本专利技术提供一种可重构路径算子，包括接口模块、功能模块和控制模块，所述接口模块包括输入接口和输出数据接口 ；所述功能模块与输入接口相连，从输入接口接收输入数据，并对输入数据进行多路选择、多路分发和数据状态控制中的一种或多种操作后生成输出数据发送到输出数据接口 ；所述控制模块与输入接口相连，从输入接口接收控制信息，并根据所述控制信息生成控制所述功能模块对接收的所述输入数据进行上述操作的控制信号。 一种实施方式中，所述控制信息包括两部分，一部分是加载到所述可重构算子的用于确定所述功能模块实现的具体功能的配置信息，另一部分是作为所述功能模块实现具体功能时的执行条件的判断数据。 一种实施方式中，所述输入接口包括输入数据接口和配置信息传输链接口，所述控制模块包括存储单元和逻辑控制单元；所述配置信息经所述配置信息传输链接口输入到所述可重构路径算子，由所述存储单元对其进行存储；所述逻辑控制单元调用所述配置信息并接收从所述输入数据接口输来的判断数据，根据所述配置信息和判断数据生成所述控制信号。一种实施方式中，所述功能模块包括多路选择功能单元、多路分发功能单元和数据状态控制单元；所述多路选择功能单元用于实现所述多路数据选择，其输入与所述输入端与输入数据接口相连接，用于接收至少两路输入数据；所述多路分发功能单元用于实现所述多路分发功能，其输入端与所述输入数据接口相连接，用于接收一路输入数据；所述数据状态控制单元用于实现数据状态控制，其输入端与所述输入数据接口相连接，用于接收一路输入数据；所述逻辑控制单元分别与所述多路选择功能单元、多路分发功能单元和数据状态控制单元相连接，用于向所述多路选择功能单元、多路分发功能单元和数据状态控制单元输出所述控制信号，所述控制信号确定所述多路选择功能单元、多路分发功能单元和数据状态控制单元实现的具体功能，以及实现具体功能的执行条件。一种实施方式中，所述多路选择包括基于优先级的多选一、顺序多选一和普通多选一；所述多路分发包括一至一和一至多；所述数据状态控制包括暂存、保持和清空。一种实施方式中，所述逻辑控制单元根据配置信息将所述功能模块的具体功能配置为多路选择中的某个具体功能时，所述逻辑控制单元根据判断数据确定所述数据多选功能单元具体选择的输入数据；所述逻辑控制单元根据配置信息将所述功能模块的具体功能配置为一至一时，所述逻辑控制单元根据判断数据确定所述输入数据具体从数据分发功能单元的哪个输出端输出；所述逻辑控制单元根据配置信息将所述功能模块实现的具体功能确定为暂存时， 所述逻辑控制单元根据判断数据确定数据状态控制单元是否输出有效值；所述逻辑控制单元根据配置信息将所述功能模块实现的具体功能确定为保持时， 所述逻辑控制单元根据判断数据确定数据状态控制单元是否更新保持的输入数据值；所述逻辑控制单元根据配置信息将所述功能模块的具体功能配置为清空时，所述逻辑控制单元根据判断数据确定是否清空。一种实施方式中，还包括输出选择单元；所述输出选择单元的输入端分别与所述多路选择功能单元、多路分发功能单元和数据状态控制单元的输出端相连接；输出端与所述输出数据接口相连接；所述逻辑控制单元根据所述配置信息生成控制所述输出选择单元的控制信号，所述输出选择单元根据所述控制信号接收多路选择功能单元、多路分发功能单元和数据状态控制单元中正在执行有效操作的单元产生的输出数据，并将该输出数据输出给所述输出数据接口。一种实施方式中，还包括用于暂存输出数据的寄存器；所述寄存器的输入端与所述数据选择单元相连接，用于从所述数据选择单元中接收输出数据，所述寄存器的输出端与所述输出数据接口相连接；所述寄存器还与所述逻辑控制单元相连接，且如果在一个时钟期内，可重构路径算子的当前输入数据有效，且所述可重构路径算子上次生产的输出数据也已经被消费，则所述逻辑控制单元控制所述寄存器单元暂存的输出数据改变，否则，不改变所述寄存器单元暂存的输出数据。一种实施方式中，还包括接口模块，所述接口模块包括输入数据接口、输出数据接口、配置信息传输链接口、电源接口、地接口、配置时钟接口；其中，配置信息传输链接口、 配置时钟接品、电源接口和地接口为固定接口，其它的接口为可配置接口。一种集成电路阵列结构，包括可重构算术算子、可重构路径算子、可重构调度算子、可重构DSP算子和可重构存储算子，所述可重构路径算子为权利要求1至9中任一项所述可重构路径算子。本专利技术的有益效果是功能模块具有实现多路选择、多路分发和数据状态控制的功能，使可重构路径算子能够满足对数据流进行动态改变的要求。同时，通过逻辑控制模块根据控制信息使功能模块按照期望的方式对待处理输入数据进行处理得到输出数据，从而实现数据流的动态改变。改善了阵列结构的性能。比如，在阵列结构中数据b可以通过路径1 (路径1进行加1本文档来自技高网...

【技术保护点】
数据发送到输出数据接口；所述控制模块与输入接口相连，从输入接口接收控制信息，并根据所述控制信息生成控制所述功能模块对接收的所述输入数据进行上述操作的控制信号。１．一种可重构路径算子，其特征在于，包括接口模块、功能模块和控制模块，所述接口模块包括：输入接口和输出数据接口；所述功能模块与输入接口相连，从输入接口接收输入数据，并对输入数据进行多路选择、多路分发和数据状态控制中的一种或多种操作后生成输出

【技术特征摘要】

【专利技术属性】
技术研发人员：龙晓波，王新安，雍珊珊，蓝晶，吴承昊，
申请(专利权)人：北京大学深圳研究生院，
类型：发明
国别省市：94