适用于高频降压型电压转化器的自适应导通时间控制电路制造技术

本发明专利技术属于集成电路设计技术领域，具体为一种用于高频降压型电压转化器的自适应导通时间控制电路。所述降压型电压转换器电路由功率级和控制级电路组成，其中功率级由功率管PMOS、NMOS和滤波电感、电容组成；控制级由比较器、控制逻辑、自适用导通时间控制电路模块组成。自适应导通时间控制电路由鉴频鉴相器、基于电荷泵的低通滤波器和电压控制延时单元组成，用于产生转换器每个周期的导通时间；自适应导通时间控制电路与控制逻辑针对DUTY信号形成负反馈环路，从而实现对开关频率的锁定。本发明专利技术导通时间控制优于传统电流或电压模式控制方式，响应快速、结构简单，可用于各种便携式电子设备的电源管理芯片中。

【技术实现步骤摘要】

本专利技术属于集成电路设计
，具体涉及一种用于高频降压型电压转化器的自适应导通时间控制电路，该电路可以应用于诸如手机、平板电脑、个人数字助理等电池供电的便携式设备中。
技术介绍
在当今消费类电子市场中，电池供电的便携式设备诸如智能手机、平板电脑、个人数字助理等在人们的生活中扮演着越来越重要的角色。因此，作为电源管理单元的高效率降压型直流电压转换器已经成为延长系统寿命的必不可少的模块。受到设备小型化和低成本的驱动，开关电源转换器逐渐步入高频领域，以减小诸如电感、电容等外部无源器件的体积。因此高频降压型直流转换器已经成为下一代的设计趋势，具有广阔的应用前景。而对于高频降压型直流转换器要求控制器有更小的延时、更大的带宽和更快的响应速度。作为迟滞控制一种的导通时间控制模式凭借其先天简单的电路结构、快速的瞬态响应以及无需复杂的补偿元件，正取代传统的电流模式或电压模式受到设计室的青睐。但是这种控制方法本身存在受输入输出电压和传输延时等因素影响的开关频率不固定的问题，该问题会导致严重的EMI问题，使得转换器的应用受到限制。本专利技术针对应用于高频降压型直流转换器中的自适应导通时间控制器，通过自适应导通时间控制电路的作用，在输入、输出电压或负载情况发生变化时，能通过自动调节使开关频率锁定在所需频率，解决了传统迟滞模式开关频率不固定的问题，同时使DUTY信号与时钟信号时钟沿同步。因此可以扩宽导通时间控制模式乃至迟滞模式在高频降压型直流转换器中的应用。
技术实现思路
本专利技术的目的在于提供一种适用于高频降压型电压转换器的自适应导通时间控制电路，以解决传统的控制中开关频率不固定的问题。本专利技术提供的适用于高频降压型电压转换器的自适应导通时间控制电路，所述降压型电压转换器电路由功率级和控制级电路组成，其中功率级由功率管PMOS、NMOS和滤波电感、电容组成；控制级由比较器、控制逻辑、自适用导通时间控制电路等模块组成，其结构见图1所示。所述自适应导通时间控制电路由鉴频鉴相器(PFD)、基于电荷泵的低通滤波器 (CPLPF)和电压控制延时单元(V⑶)组成，用于产生转换器每个周期的导通时间，其结构见图1所示。其中鉴频鉴相器(PFD)由两个D触发器(Dl，D2)和一个与门(AND)组成，两个D 触发器D端均接高电位(VDD)，CK端分别接CLK信号(时钟信号)和DUTY信号(占空比信号)， 输出为UP信号(上升指示信号)和DW信号(下降指示信号)，经过与门(AND)复位两D触发器；基于电荷泵的低通滤波器(CPLPF)由两个电流源Il和12、两开关Sl和S2、电阻Rp、两个电容Cl和CP组成；电压控制延时单元(V⑶)由组成电流镜的两个晶体管(M1，M2)及控制电容C2充放电的两个晶体管(M3，M4)、电容C2和比较器(CMP)组成；所述自适应导通时间控制电路与控制逻辑针对DUTY信号形成负反馈环路，从而实现对开关频率的锁定。本专利技术中，每个周期的导通时间即为电容C2充电至阈值VTH的时间。鉴频鉴相器通过比较器(CMP)比较DUTY信号(占空比信号)与CLK信号(时钟信号)的上升沿产生UP信号(上升指示信号)和DW信号(下降指示信号)，从而控制基于电荷泵的低通滤波器中的开关 Sl或S2，分别导通电流源Il或12 ；因此电容Cl上的充电电荷发生变化，该模块输出，也就是压控延时单元的阈值电压VTH相应的产生变化，控制电容C2的充电时间，从而实现负反馈使得DUTY信号逐渐与CLK对齐，达到锁定频率的目的。如DUTY信号上升时间领先于CLK 信号，则鉴频鉴相器产生DW信号导通开关S2，电流源12对电容Cl放电，从而阈值电压VTH 下降，导通时间减小，通过与控制逻辑构成的负反馈环路，使得DUTY与CLK对齐。当转换器的输入、输出电压或者负载情况等因素变化时，转换器通过导通时间控制电路的自适应调节，锁定开关频率至所给频率，解决了传统的控制中开关频率不固定的问题。附图说明图1是高频降压型直流电压转换器的电路结构。图2是本专利技术设计的自适应导通时间控制电路。图3是带自适应导通时间控制电路的高频降压型电压转换器的稳态测试图。图4是不同负载情况下自适应导通时间控制电路频率锁定功能的仿真结果。具体实施例方式以下根据附图及设计实例对本专利技术进行详细说明。本专利技术设计的是一种应用于高频降压型直流电压转换器的自适应导通时间控制电路。该电路的典型应用结构如图1所示。高频降压型直流电压转换器主要由功率级电路和控制级电路组成。其中功率级由功率管PM0S、NM0S和滤波电感、电容组成；控制级由比较器、控制逻辑、自适用导通时间控制器等模块组成。控制级电路中产生的DUTY信号通过驱动电路产生非重叠的驱动信号分别控制功率管PMOS和NMOS的导通与关断。当PMOS管导通而NMOS管关断时，电感左端直接连接电源，电源通过电感对输出电容充电，电感电流上升，输出电压上升。经过固定的导通时间后，NMOS管导通而PMOS管关断时，电感左端直接连地，输出电容通过续流二极管和电感放电，电感电流下降，输出电压下降。当输出电压下降到VREF值以下时，比较器输出触发控制逻辑再次开启PMOS而关断NM0S。而自适应导通时间控制器的作用除了产生一个固定的导通时间外，和通过负反馈作用对开关频率进行自适应的调节，最终锁定到设计值。图2是自适应导通时间产生电路详细的结构图。自适应导通时间控制电路由鉴频鉴相器(PFD)、基于电荷泵的低通滤波器(CPLPF)和电压控制延时单元(V⑶)组成，用于产生转换器每个周期的导通时间。自适应导通时间控制电路与控制逻辑针对DUTY信号形成负反馈环路，从而实现对开关频率的锁定，解决了传统的控制方法中开关频率随输入输出电压及负载情况变化的问题。其工作原理如下每个周期的导通时间即为电容C2充电至阈值VTH的时间。鉴频鉴相器通过比较DUTY信号与CLK信号的上升沿产生UP和DW信号， 从而控制基于电荷泵的低通滤波器中的开关Sl或S2，分别导通电流源Il或12。因此电容 Cl上的充电电荷发生变化，该模块输出，也就是压控延时单元的阈值电压VTH相应的产生变化，控制电容C2的充电时间，从而实现负反馈使得DUTY信号逐渐与CLK对齐，达到锁定频率的目的。如DUTY信号上升时间领先于CLK信号，则鉴频鉴相器产生DW信号导通开关 S2，电流源12对电容Cl放电，从而阈值电压VTH下降，导通时间减小，通过与控制逻辑构成的负反馈环路，使得DUTY与CLK对齐。图3是带自适应导通时间控制电路的高频降压型电压转换器的稳态测试图。可见自适应导通时间控制电路将转换器的开关频率很好的固定在IOMHz，稳态下稳定性尚可。图4是不同负载情况下自适应导通时间控制电路频率锁定功能的仿真结果。可见，在宽输出负载(Tl500mA范围内，所设计的自适应导通时间控制电路能够很好的将转换器的开关频率固定在IOMHz附近，其误差范围可控制在1%左右。而不适用该自适应导通时间控制电路的同样的转换器，其开关频率在整个负载变化范围内变动较大，频率误差可达到10%以上。权利要求1.一种适用于高频降压型电压转换器的自适应导通时间控制电路，所述降压型电压转换器电路由功率级和控制级电路组成，其中功率级由功率管PMOS、NMOS和滤波电感、电容组本文档来自技高网...

【技术保护点】
１．一种适用于高频降压型电压转换器的自适应导通时间控制电路，所述降压型电压转换器电路由功率级和控制级电路组成，其中功率级由功率管ＰＭＯＳ、ＮＭＯＳ和滤波电感、电容组成；控制级由比较器、控制逻辑、自适用导通时间控制电路模块组成，其特征在于所述自适应导通时间控制电路由鉴频鉴相器（ＰＦＤ）、基于电荷泵的低通滤波器（ＣＰＬＰＦ）和电压控制延时单元（ＶＣＤ）组成，用于产生转换器每个周期的导通时间；其中鉴频鉴相器（ＰＦＤ）由两个Ｄ触发器（Ｄ１，Ｄ２）和一个与门（ＡＮＤ）组成，两个Ｄ触发器Ｄ端均接高电位（ＶＤＤ），ＣＫ端分别接时钟信号ＣＬＫ和占空比信号ＤＵＴＹ，输出为上升指示信号ＵＰ信号和下降指示信号ＤＷ信号，经过与门（ＡＮＤ）复位两Ｄ触发器；基于电荷泵的低通滤波器（ＣＰＬＰＦ）由两个电流源Ｉ１和Ｉ２、两开关Ｓ１和Ｓ２、电阻Ｒｐ、两个电容Ｃ１和ＣＰ组成；电压控制延时单元（ＶＣＤ）由组成电流镜的两个晶体管（Ｍ１，Ｍ２）及控制电容Ｃ２充放电的两个晶体管（Ｍ３，Ｍ４）、电容Ｃ２和比较器（ＣＭＰ）组成；所述自适应导通时间控制电路与控制逻辑针对ＤＵＴＹ信号形成负反馈环路，从而实现对开关频率的锁定。

【技术特征摘要】

【专利技术属性】
技术研发人员：虞佳乐，吕旦竹，洪志良，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31