本实用新型专利技术提供了一种千兆万兆复合网卡的单一时钟源，所述时钟源由现场可编程晶振，时钟缓冲器，万兆接口芯片和FPGA芯片组成；其中，现场可编程晶振的输出端连接到时钟缓冲器的输入端，时钟缓冲器的输出端连接到万兆接口芯片和FPGA的输入端，FPGA的输出端连接到现场可编程晶振的输入端。通过本实用新型专利技术使得在需要多个晶振的复合网卡中，共享了单一时钟源，有效降低了成本，维护了系统稳定性，并且还可以在任意修改系统参考时钟，有利于系统调试。（*该技术在2021年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及网卡时钟源解决方案，具体涉及一种采用可编程晶振CY2XFM和时钟缓冲器来满足多个时钟频点需求并能在线改变为任意频率的的时钟源。
技术介绍
在目前的市场上，大家所见到的都是单独的千兆和万兆网卡。为了能更好的满足一些特殊的需求，需要将千兆和万兆的接口做在同一块复合网卡上。不论是实现千兆还是万兆都需要一个高精度的参考时钟，但同时实现千兆和万兆功能时需要125MHz、155. 52Mhz 和161. 13Mhz。如果采用差分晶振来提供这三种频率，首先晶振价格较高会带来额外的成本，其次多个高频晶振会对电路的H产生不良影响，最后也会对PCB的布线产生不良影响。
技术实现思路
为了解决上述问题，本专利技术提供了一种千兆万兆复合网卡的单一时钟源。一种千兆万兆复合网卡的单一时钟源，所述时钟源由现场可编程晶振，时钟缓冲器，万兆接口芯片和FPGA芯片组成；其中，现场可编程晶振的输出端连接到时钟缓冲器的输入端，时钟缓冲器的输出端连接到万兆接口芯片和FPGA的输入端，FPGA的输出端连接到现场可编程晶振的输入端。优选的，所述现场可编程晶振内部有四个频点存储器，可以预先存储四个预先设置的频点。优选的，所述FPGA通过IIC总线输出频率切换命令给现场可编程晶振。优选的，如果想要更换新的工作频点，可以在工作时通过IIC总线将新的工作频点参数下载到现场可编程晶振。优选的，所述新的工作频点参数在断电后丢失，每次工作时都要重新下载。优选的，所述时钟缓冲器存储来自可编程晶振的时钟信号，并通过FPGA芯片进行时钟信号锁定。优选的，所述时钟缓冲器存储来自可编程晶振的时钟信号，并通过万兆接口芯片进行时钟信号锁定。优选的，所述时钟源工作在千兆网卡模式时现场可编程晶振输出的信号为 125MHz，工作在万兆网卡模式时现场可编程晶振输出的信号为155. 52MHz。优选的，所述现场可编程晶振采用Cypress公司的CY2XF24F芯片，所述时钟缓冲器采用ONSEMI公司的MC100LVEP210芯片，所述万兆接口芯片采用VITESSE公司的VSC8479优选的，所述时钟源默认是工作在现场可编程晶振中的第一个频点。通过本专利技术使得在需要多个晶振的复合网卡中，共享了单一时钟源，有效降低了成本，维护了系统稳定性，并且还可以在任意修改系统参考时钟，有利于系统调试。附图说明图1是本专利技术结构图具体实施方式为了能够使用单一晶振产生全部的时钟频率我们选择了 Cypress的CY2XF24F现场可编程晶振，配合时钟缓冲器MC100LVEP210来给各个主要器件提供参考时钟。CY2XFMF 可以再内部储存4个预先编程好的频点，然后利用IIC总线选择输出哪一个频率。切换频率的IIC命令由FPGA程序发出，FPGA的程序经过特别处理保证可以在任何输入频率的情况下正常发出切换命令。此外在调试的过程中有时候会需要一些很特别的频率，虽然CY2XF24F是一次可编程器件，但并不需要更换晶振。可以利用IIC接口将新工作频点的参数下载到CY2XFMF 中去。这样做并没办法修改内部已经编程完成的参数，只是将运行时的参数修改了，也就是说断电以后用IIC下载的参数都会丢失，还需要软件每次都进行下载。CY2XF24F并不能修改当前已经输出的频点，可以修改其他的频点参数然后再切换过去。这样做的意义在于可以使用其他项目编程过但频点选择不一致的剩余晶振，不会造成屋子浪费。并在某些特殊情况下仅用软件就可以任意修改系统的参考时钟，方便系统调试。如图1所示，CY2XF24F输出的LVPECL时钟连接到MC100LVEP210的输入端， MC100LVEP210的输出端分别连接到万兆接口芯片和FPGA上(千兆网络接口由FPGA实现)。 CY2XF24F的控制接口也连接到FPGA上。在CY2XF24F中预先烧好所需的三个频率，系统上电是CY2XF24F会默认输出第一个频率，这时整个时钟网络工作在125MHz下，FPGA的GTP 能够正常锁定千兆以太网的信号，此时网卡工作在千兆模式。当需要切换到万兆模式时，通过CY2XF24F的控制接口切换其工作频点2，这时整个时钟网络工作在155. 52MHz下，之后从新初始化万兆网络芯片它就可以正常的锁定万兆以太网的信号，可以使系统工作在万兆模式。权利要求1.一种千兆万兆复合网卡的单一时钟源，其特征在于所述时钟源由现场可编程晶振，时钟缓冲器，万兆接口芯片和FPGA芯片组成；其中，现场可编程晶振的输出端连接到时钟缓冲器的输入端，时钟缓冲器的输出端连接到万兆接口芯片和FPGA的输入端，FPGA的输出端连接到现场可编程晶振的输入端。2.如权利要求1所述的单一时钟源，其特征在于所述现场可编程晶振内部有四个频点存储器，可以预先存储四个预先设置的频点。3.如权利要求1所述的单一时钟源，其特征在于所述FPGA通过IIC总线输出频率切换命令给现场可编程晶振。4.如权利要求2所述的单一时钟源，其特征在于如果想要更换新的工作频点，可以在工作时通过IIC总线将新的工作频点参数下载到现场可编程晶振。5.如权利要求4所述的单一时钟源，其特征在于所述新的工作频点参数在断电后丢失，每次工作时都要重新下载。6.如权利要求1所述的单一时钟源，其特征在于所述时钟缓冲器存储来自可编程晶振的时钟信号，并通过FPGA芯片进行时钟信号锁定。7.如权利要求1所述的单一时钟源，其特征在于所述时钟缓冲器存储来自可编程晶振的时钟信号，并通过万兆接口芯片进行时钟信号锁定。8.如权利要求1所述的单一时钟源，其特征在于所述时钟源工作在千兆网卡模式时现场可编程晶振输出的信号为125MHz，工作在万兆网卡模式时现场可编程晶振输出的信号为 155. 52MHz。9.如权利要求1所述的单一时钟源，其特征在于所述现场可编程晶振采用Cypress 公司的CY2XF24F芯片，所述时钟缓冲器采用ONSEMI公司的MC100LVEP210芯片，所述万兆接口芯片采用VITESSE公司的VSC8479芯片。10.如权利要求1所述的单一时钟源，其特征在于所述时钟源默认是工作在现场可编程晶振中的第一个频点。专利摘要本技术提供了一种千兆万兆复合网卡的单一时钟源，所述时钟源由现场可编程晶振，时钟缓冲器，万兆接口芯片和FPGA芯片组成；其中，现场可编程晶振的输出端连接到时钟缓冲器的输入端，时钟缓冲器的输出端连接到万兆接口芯片和FPGA的输入端，FPGA的输出端连接到现场可编程晶振的输入端。通过本技术使得在需要多个晶振的复合网卡中，共享了单一时钟源，有效降低了成本，维护了系统稳定性，并且还可以在任意修改系统参考时钟，有利于系统调试。文档编号H04J3/06GK202127404SQ201120259180公开日2012年1月25日 申请日期2011年7月21日 优先权日2011年7月21日专利技术者刘新春, 姚文浩, 杨晓君, 柳胜杰, 王晖, 王英, 邵宗有, 郑臣明, 郝志彬 申请人:曙光信息产业股份有限公司本文档来自技高网...
【技术保护点】
１．一种千兆万兆复合网卡的单一时钟源，其特征在于：所述时钟源由现场可编程晶振，时钟缓冲器，万兆接口芯片和ＦＰＧＡ芯片组成；其中，现场可编程晶振的输出端连接到时钟缓冲器的输入端，时钟缓冲器的输出端连接到万兆接口芯片和ＦＰＧＡ的输入端，ＦＰＧＡ的输出端连接到现场可编程晶振的输入端。
【技术特征摘要】
【专利技术属性】
技术研发人员：邵宗有，刘新春，杨晓君，姚文浩，郑臣明，王晖，王英，柳胜杰，郝志彬，
申请(专利权)人：曙光信息产业股份有限公司，
类型：实用新型
国别省市：12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。