具有可变电阻电路的半导体集成电路制造技术

本发明专利技术提供一种具有可变电阻电路的半导体集成电路，其不会因微调用的开关元件的导通电阻而在电阻值中产生误差，且不存在电源电压依赖性和温度依赖性，布局面积小。作为解决手段，采用了如下结构，即，具有：电阻电路，其串联连接有多个电阻；选择电路，其具有选择多个电阻的串联连接数量的多个开关元件；以及控制电路，其控制开关元件的导通电阻值，其中，控制电路控制为，使得开关元件的导通电阻值与电阻电路的电阻的电阻值成为预定比例。

【技术实现步骤摘要】

本专利技术涉及具有可变电阻电路的半导体集成电路。
技术介绍
图3示出了现有的具有可变电阻电路的半导体集成电路。如图3所示，微调电路 351 具有=PMOS 晶体管 310、311、312 ；NPN 晶体管 313、314、315 ；恒流源 316、317、318 ；控制信号输入用焊盘321、322、323 ；以及配线D、E、F。PMOS晶体管310、311、312的源极均与VDD 端子连接，栅极均与控制端子VG连接。NPN晶体管313的基极与恒流源316及控制信号输入用焊盘321连接，发射极与VSS端子连接，集电极与配线D及PMOS晶体管310的漏极连接。NPN晶体管314的基极与恒流源317及控制信号输入用焊盘322连接，发射极与VSS端子连接，集电极与配线E及PMOS晶体管311的漏极连接。NPN晶体管315的基极与恒流源 318及控制信号输入用焊盘323连接，发射极与VSS端子连接，集电极与配线F及PMOS晶体管312的漏极连接。恒压电路341具有放大器301、构成输出分压电路的电阻302 306、源极和漏极分别与电阻303 305并联连接的NMOS晶体管307、308、309。NMOS晶体管307的源极和漏极与电阻303的两端连接，栅极与配线D连接。NMOS晶体管308的源极和漏极与电阻304 的两端连接，栅极与配线E连接。NMOS晶体管309的源极和漏极与电阻305的两端连接，栅极与配线F连接。放大器301的同相输入端子与Vref端子连接。电阻302的一端与放大器301的输出及VR端子连接，另一端与放大器301的反相输入端子及电阻303连接。电阻 302 306串联连接。现有的具有可变电阻电路的半导体集成电路是能够通过对所具有的可变电阻电路的电阻值进行微调来对从输出端子VR输出的输出电压进行微调的电路。电阻303 305 是微调的对象。在控制信号输入用焊盘321、322、323断开时，NPN晶体管313、314、315的集电极电压为低电平，NMOS晶体管307、308、309为截止状态。在该状态下，电阻303 305不被短接而是与前后的其他元件连接。在向控制信号输入用焊盘321、322、323施加OV时，NPN 晶体管313、314、315成为截止状态，因此集电极电压为高电平，NMOS晶体管307、308、309成为导通状态。在该状态下，电阻303 305被短接。能够以这样的方式进行微调。(例如， 参照专利文献1)专利文献1日本特开平10-335593号公报(图1)在上述结构的现有的具有可变电阻电路的半导体集成电路中，由于作为开关元件的NMOS晶体管的导通电阻的作用，使得微调量存在误差，因此，很难高精度地对电阻进行微调。此外，即使考虑了导通电阻而进行微调，仍存在如下问题，即由于导通电阻所具有的电源电压依赖性和温度依赖性，导致电阻值产生误差。并且，当为了降低导通电阻的影响而减小导通电阻时，需要增大NMOS晶体管的尺寸，存在布局面积变大的问题
技术实现思路
本专利技术是鉴于上述课题而完成的，其目的在于提供一种具有可变电阻电路的半导体集成电路，其能够高精度地对电阻进行微调，且不存在电源电压依赖性和温度依赖性，能够减小布局面积。本专利技术为了解决上述课题而提供一种具有可变电阻电路的半导体集成电路，其特征在于，具有电阻电路，其串联连接有多个电阻；选择电路，其具有选择多个电阻的串联连接数量的多个开关元件；以及控制电路，其控制开关元件的导通电阻值，控制电路控制为，使得开关元件的导通电阻值与电阻电路的电阻的电阻值成为预定比例。由此，在本专利技术的具有可变电阻电路的半导体集成电路中，能够控制电阻值可变的开关元件的导通电阻，因此能够消除因开关元件的导通电阻造成的微调量误差。此外，还具有能够消除电源电压依赖性和温度依赖性、减小布局面积的效果。附图说明图1是示出第1实施方式的可变电阻电路的电路图。图2是示出第2实施方式的可变电阻电路的电路图。图3是示出现有的具有可变电阻电路的半导体集成电路的电路图。图4是示出具有第1实施方式的可变电阻电路的半导体集成电路的电路图。图5是示出具有第2实施方式的可变电阻电路的半导体集成电路的电路图。符号说明110,301 放大器；115 寄存器电路；116 120 切换电路；111、112、316、317、 318 恒流电路；180、280 可变电阻电路；341 恒压电路；351 微调电路。具体实施例方式下面参照附图来说明本专利技术的实施方式。图1是示出第1实施方式的可变电阻电路的电路图。可变电阻电路180是与现有例的电阻303 305及微调电路351相当的电路。第1实施方式的可变电阻电路180具有 构成电阻电路的电阻101 101η、作为基准电阻的电阻113、反相器103 103n+l、NM0S晶体管102 10&1+1和114、切换开关116 120、放大器110、恒流电路111、112以及寄存器电路115。放大器110的同相输入端子与恒流电路111及NMOS晶体管114的漏极连接，反相输入端子与恒流电路112及电阻113的一个端子连接，输出端与NMOS晶体管114的栅极连接。电阻113的另一个端子与VSS端子153连接。NMOS晶体管114的源极与VSS端子153 连接。电阻101 IOln这η个电阻串联连接，其一端与输出端子151连接，另一端与NMOS 晶体管102η+1的漏极连接。NMOS晶体管102η+1的栅极与反相器103η+1的输出端连接，源极与输出端子1 连接。NMOS晶体管102η的栅极与反相器103η的输出端连接，漏极与电阻IOln和电阻IOln-I之间的连接点连接，源极与输出端子巧4连接。NMOS晶体管102η_1 的栅极与反相器103η-1的输出端连接，漏极与电阻IOln-I的另一端连接，源极与输出端子巧4连接。NMOS晶体管10 的栅极与反相器103a的输出端连接，漏极与电阻101和电阻 IOla之间的连接点连接，源极与输出端子IM连接。NMOS晶体管102的栅极与反相器103 的输出端连接，漏极与输出端子151连接，源极与输出端子IM连接。寄存器电路115被输入切换开关116 120的输出信号，输出端子130与反相器103的输入端子连接，输出端子 130a与反相器103a的输入端子连接，输出端子130n_l与反相器103n_l的输入端子连接， 输出端子130η与反相器103η的输入端子连接，输出端子130η+1与反相器103η+1的输入端子连接。反相器103 103η+1的电源端子与放大器110的输出端连接。输出端子154 与VSS端子153连接。接着，对如上构成的第1实施方式的可变电阻电路180的动作进行说明。切换开关116 120根据与期望电阻值对应的外部信号进行切换，将该信号输出到寄存器电路115。寄存器电路115根据所输入的信号确定输出端子130 130η+1的信号。当从寄存器电路115的输出端子130输出Hi (高电平)时，反相器103的输出为 Lo (低电平)，NMOS晶体管102截止。当从寄存器电路115的输出端子130输出Lo时，反相器103的输出为Hi，NMOS晶体管102导通。其他输出端子与NMOS晶体管之间的关系也是如此。例如，当本文档来自技高网...

【技术保护点】
１．一种具有可变电阻电路的半导体集成电路，其特征在于，具有：电阻电路，其串联连接有多个电阻；选择电路，其具有选择所述多个电阻的串联连接数量的多个开关元件；以及控制电路，其控制所述开关元件的导通电阻值，所述控制电路控制为，使得所述开关元件的导通电阻值与所述电阻电路的电阻的电阻值成为预定比例。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：宇都宫文靖，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：JP