整合屏蔽膜及天线的半导体封装件制造技术

半导体封装件包括半导体芯片、贯孔、电磁干扰屏蔽元件、封装体、馈入元件及天线元件。半导体芯片具有整合电路部及基板部，整合电路部具有主动面且基板部具有非主动面。贯孔延伸自主动面且电性连接于整合电路部。电磁干扰屏蔽元件设于非主动面且电性连接于贯孔。封装体包覆半导体芯片的一部分及电磁干扰屏蔽元件的一部分，封装体具有上表面。馈入元件延伸自上表面且电性连接至整合电路部。天线元件设于上表面且电性连接于馈入元件。

【技术实现步骤摘要】

本专利技术是有关于一种半导体封装件，且特别是有关于一种无线装置的半导体封装件。
技术介绍
无线通信装置例如是手机(cell phone)，需要天线已传送及接收信号。传统上， 无线通信装置包括天线及通信模块(例如是具有无线射频(RF)通信能力的一半导体封装件)，其各设于一电路板的不同部位。在传统方式中，天线及通信模块分别制造且于放置在电路板后进行电性连接。因为设备的分离组件分别制造，导致高制造成本。此外，传统方式难以完成轻薄短小的设计。
技术实现思路
根据本专利技术的一实施例，提出一种半导体封装件。半导体封装件包括一半导体芯片、一贯孔、一电磁干扰屏蔽元件、一封装体、一馈入元件及一天线元件。半导体芯片具有一整合电路部及一基板部，整合电路部具有一主动面且该基板部具有一非主动面。贯孔延伸自主动面且电性连接于整合电路部。电磁干扰屏蔽元件设于非主动面且电性连接于贯孔。 封装体包覆半导体芯片的一部分及电磁干扰屏蔽元件的一部分，封装体具有一上表面。馈入元件延伸自上表面且电性连接至整合电路部。天线元件设于上表面且电性连接于馈入元件。根据本专利技术的另一实施例，提出一种半导体封装件。半导体封装件包括一半导体芯片、一贯孔、一电磁干扰屏蔽元件、一介电层、一馈入元件及一天线元件。半导体芯片具有一整合电路部及一基板部，整合电路部具有一主动面且基板部具有一非主动面。贯孔延伸自主动面且电性连接于整合电路部。电磁干扰屏蔽元件设于非主动面且电性连接于贯孔。 介电层设于电磁干扰屏蔽元件上，介电层具有一上表面。馈入元件延伸自上表面且电性连接至整合电路部。天线元件设于上表面且电性连接于馈入元件。根据本专利技术的另一实施例，提出一种半导体封装件的制造方法。制造方法包括以下步骤。形成一接地部于一半导体芯片的一整合电路部中；形成一导通孔于半导体芯片，半导体芯片可作为一接地元件；设置一电磁干扰屏蔽元件于该半导体芯片的一硅基板的一上表面；以及，以导通孔作为接地部，连接电磁干扰屏蔽元件至接地部。附图说明图1绘示依照本专利技术一实施例的半导体封装件的剖视图。图2绘示本专利技术另一实施例的馈入元件的剖视图。图3绘示依照本专利技术另一实施例的半导体封装件的剖视图。图4绘示另一实施例的第一子馈入元件及第二子馈入元件的剖视图。图5绘示另一实施例的第一子馈入元件及第二子馈入元件的剖视图。图6绘示本专利技术另一实施例的馈入元件的剖视图。图7绘示图1中局部V的放大示意图。图8绘示本专利技术一实施例的天线元件的上视图。图9绘示本专利技术另一实施例的天线元件的上视图。图10绘示本专利技术又一实施例的天线元件的上视图。图11绘示本专利技术再一实施例的天线元件的上视12绘示依照本专利技术一实施例的半导体封装件的剖视图。图13绘示依照本专利技术再一实施例的半导体封装件的剖视图。图14绘示依照本专利技术再一实施例的半导体封装件的剖视图。图15绘示依照本专利技术另一实施例的半导体封装件的剖视图。图16绘示依照本专利技术另一实施例的半导体封装件的剖视17绘示依照本专利技术另一实施例的半导体封装件的剖视图。图18绘示依照本专利技术另一实施例的半导体封装件的剖视图。图19绘示依照本专利技术另一实施例的半导体封装件的剖视图。图20绘示依照本专利技术另一实施例的半导体封装件的剖视图。图21A至图211绘示图1的半导体封装件的制造过程图。图22A至图22D绘示图3的半导体封装件的制造过程图。图23A至图23F绘示图12的半导体封装件的制造过程图。图24A至图24F绘示图14的半导体封装件的制造过程图。图25A至图25G绘示图15的半导体封装件的制造过程图。图2队至图^G绘示图15的半导体封装件的制造过程图。图27A至图27F绘示图16的半导体封装件的制造过程图。图28A至图^E绘示图18的半导体封装件的制造过程图。图29k至图^D绘示图19的半导体封装件的制造过程图。图30A至图30E绘示图20的半导体封装件的制造过程图。主要元件符号说明100、200、300、400、500、600、700、800、900、1000、1100 半导体封装件110、610 整合电路部111 基板lllu、120u、140u、532u、620u、632u、680u 上表面lllb、140b、610b、680b、1120b 下表面llls、120s、140s、331s、370s、610s、620s、632s 侧面Illa:馈入接点112a:半导体装置112b:被动元件114、114a 电性接点120、1120 封装体120s:内侧壁121 馈入贯孔122 接地贯孔123:种子层130、330、530 电磁干扰屏蔽元件131 第一防电磁干扰膜131a、140a、331a、631a 开孔132、332、532 接地元件140:介电结构140w:内侧壁150 天线元件160,160'、260、660 馈入元件160a:导电层160b:填充树脂170、370、532、570、670 接地部171 接地接点172 突出部260a、260a〃、660a 第一子馈入元件260b, 260"第二子馈入元件331 第一防电磁干扰膜380 载板611 焊块611a:馈入接点613 接垫620 硅基板630、1130 电磁干扰屏蔽元件631 第一共形屏蔽膜632 接地元件633 第一金属层661 第二金属层680 第二基板1080 重布层1080al 第一介电层1080a2 图案化导电层1080a3:第二介电层Al 夹角C:凹痕H:高度T1、T3:第一切割狭缝具体实施方式请参照图1，其绘示依照本专利技术一实施例的半导体封装件100的剖视图。半导体封装件100包括基板111、半导体装置11 、被动元件112b、封装体120、电磁干扰屏蔽元件 130、介电结构140、天线元件150及馈入元件160。本实施例的半导体封装件100整个以半导体封装工艺制作，因此在不需额外的天线制作设备的情况下，可同时形成天线元件150。基板111包括上表面lllu、下表面Illb及侧面Ills，下表面Illb相对于上表面 lllu，侧面Ills位于基板111的边缘(periphery)。侧面Ills延伸于上表面Illu与下表面Illb之间，定义出基板111的边界。基板111例如是一多层有机基板或一陶瓷基板。本实施例中，半导体装置11 处于”面下(face-down) ”方位，亦即其通过数个焊球(solder ball)电性连接于基板111，如此的结构可称为”覆晶(flip-chip)”。另一实施例中，半导体装置11 处于”面上(face-up)”方位，亦即其通过数条焊线(bond wire)电性连接于基板111。被动元件112b可包括一电阻、一电感或一电容。此外，半导体装置11 及被动元件11 可内埋于基板111。封装体120设于基板111的上表面lllu，且包覆半导体装置11 及被动元件 112b。封装体120包括一上表面120u及一侧面120s。封装体120的材料可包括酚醛基树月旨(Novolac—based resin)、环氧基丰对月旨(epoxy—based resin)、？ 基丰对月旨(silicone-based resin)或其他适当的包覆剂。封装体120亦可包括适当的填充剂，例如是粉状的二氧化硅。可利用数种封装技术形成本文档来自技高网...

【技术保护点】
１．一种半导体封装件，包括：一半导体芯片，该半导体芯片具有一整合电路部及一基板部，该整合电路部具有一主动面且该基板部具有一非主动面；一贯孔，延伸自该主动面且电性连接于该整合电路部；一电磁干扰屏蔽元件，设于该非主动面且电性连接于该贯孔；一封装体，包覆该半导体芯片的一部分及该电磁干扰屏蔽元件的一部分，该封装体具有一上表面；一馈入元件，延伸自该上表面且电性连接至该整合电路部；以及一天线元件，设于该上表面且电性连接于该馈入元件。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：廖国宪，陈子康，史馥毓，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71