导体封装结构制造技术

本发明专利技术涉及封装结构技术领域，具体提供了一种导体封装结构，包含：一导电基板；一黏着层，形成于导电基板之上；一电子组件，形成于黏着层之上。两个以上导体，形成于填充材料的表面与底部之间，以信号连接，其中填充材料是填入于电子组件与导体之间，以及一重分布层，形成于该电子组件之上，并连接该电子组件与该两个以上个导体之间。本发明专利技术导体基底预设晶粒接收穿孔，由于晶粒嵌入基底内部，因此得以产生超薄封装；基板，借由填入硅橡胶作为缓冲区域以吸收硅晶粒及导体基底间的热膨胀系数不匹配所产生热应力。

【技术实现步骤摘要】

本专利技术涉及封装结构
，特别涉及一种具有信号信道的导体封装结构。
技术介绍
半导体组件的领域中，组件密度持续地提升以及组件尺寸不断地降低。也因此对于如此高密度的封装技术及内联机技术也提升以适用上述的状态。传统的覆晶结构中，锡球数组形成于晶粒的表面，通过传统的锡膏借由锡球罩幕制作以形成所要求的图案。芯片封装功能包含散热、信号传输、电源分配、保护等，当芯片更加复杂，传统的封装如导线架封装、软式封装、刚性封装技术无法满足高密度小尺寸芯片的需求。再者，半导体组件需要保护以避免水分与机械损坏。此结构涉及封装的技术。在这些技术中，半导体晶粒或芯片通常是分别封装于一弹性或陶瓷封装中。此封装需要保护晶粒并且散开由组件产生的热。因此，散热在半导体组件中是非常重要的，尤其是对于组件的功率及效能的提升。由于一般封装技术必须先将晶圆上的晶粒分割为个别晶粒，再将晶粒分别封装， 因此上述技术的工艺十分费时。因为晶粒封装技术与集成电路的发展有密切关联，因此封装技术对于电子组件的尺寸要求越来越高。基于上述的理由，现今的封装技术已逐渐趋向采用球门阵列封装(BGA)、覆晶球门阵列封装、芯片尺寸封装、晶圆级封装的技术。应可理解 “晶圆级封装(WLP) ”指晶圆上所有封装及交互连接结构，如同其它工艺步骤，是在切割为个别晶粒之前进行。一般而言，在完成所有配装工艺或封装工艺之后，由具有两个以上半导体晶粒的晶圆中将个别半导体封装分离。上述晶圆级封装具有极小的尺寸及良好的电性。晶圆级封装技术是高级封装技术，借其晶粒在晶圆上加以制造及测试，且接着借切割而分离以用于在表面黏着生产线中组装。因晶圆级封装技术利用整个晶圆作为目标， 而非利用单一芯片或晶粒，因此于进行分离程序之前，封装及测试皆已完成。此外，晶圆级封装是如此的高级技术，因此打线接合、晶粒黏着及底部填充的程序可予以省略。借利用晶圆级封装技术，可减少成本及制造时间且晶圆级封装的最后结构尺寸可相当于晶粒大小， 故此技术可满足电子装置的微型化需求。虽晶圆级封装技术具有上述优点，然而仍存在一些影响晶圆级封装技术的接受度的问题。例如，虽利用晶圆级封装技术可减少集成电路与互连基板间的热膨胀系数(CTE) 不匹配，然而当组件尺寸缩小，晶圆级封装结构的材料间的热膨胀系数差异变为另一造成结构的机械不稳定的关键因素。再者，形成于半导体晶粒上的数个接合垫是通过包含重分布层(RDL)的重分布工艺予以重分布进入数个区域数组形式的金属垫。一般而言，所有经堆栈的重分布层是形成于晶粒上的增层上。增层将增加封装大小。封装厚度因此增加。其可能与缩小芯片尺寸的需求相抵触。
技术实现思路
本专利技术要解决的技术问题是提出一种导体封装结构，降低封装厚度，克服上述封装问题以及提供较佳板级热循环可靠度测试。为解决上述技术问题，本专利技术提供的技术方案是一种导体封装结构，包含一基板；一黏着层，形成于基板之上；至少一电子组件， 形成于黏着层之上；两个以上导体，形成于一填充材料的表面与底部之间以信号连接，其中填充材料是填入于两个以上导体之间的空间及围绕电子组件；以及一重分布层，形成于电子组件之上，并连接电子组件与两个以上导体之间。其中基板可形成至少一开口于其中，或是将其图形化为一可供电性连接的线路结构，其中基板形成于导体之间，导体的底部与基板的底部共平面。两个以上导体包含至少一高度。黏着层包含导电材料。填充材料邻接电子组件及基板的侧壁，并覆盖电子组件的主动表面，及/或暴露导体的上表面与底表面。导体封装结构还包含一导电层形成于电子组件与黏着层之间，及/或形成于导体及基板之下；还包含一介电层形成于重分布层之下；还包含一保护层形成于介电层之上；还包含一标志层形成于保护层之上。导体的底部具有凹形部分形成于其中。在一实施例中，本专利技术的导体封装结构还包含一电磁干扰遮蔽层形成于导体封装结构的底边及/或侧边。在另一实施例中，本专利技术的导体封装结构还包含一天线结构形成于导体封装结构的底边上。此外，本专利技术提供一种形成导体封装结构的方法。首先，此方法包含提供一制具具有对准标记形成于其上。然后，一薄膜层形成于制具之上。之后，晶粒的焊垫对准至对准标记。晶粒黏附于薄膜层之上。接下来，第一黏着层形成于晶粒的背面。然后，提供一平板基底具有预制的晶粒接收穿孔及两个以上开口穿过该平板基底，其中晶粒接收穿孔用于接收晶粒。平板基底黏附至晶粒的背面。之后，一封装材料填入晶粒接收穿孔及两个以上开口。 移除薄膜层。接着，平板基底黏附至一载体使得晶粒的主动区域朝上，其中平板基底包含基板及导体。第二黏着层形成于保护层之上。最后，利用一激光标志工艺于第二黏着层之上以形成一标志层。上述方法还包含形成一导电层于电子组件及黏着层之间的步骤；还包含形成一导电材料于平板基底上以利于信号连接；还包含形成一重分布层于电子组件及导体之上，以连接电子组件的焊垫与导体之间；还包含形成一介电层于平板基底、封装材料及晶粒之上以暴露导体与焊垫；还包含形成一保护层用于覆盖重分布层及介电层加以保护；还包含沿着切割线而切割平板基底以单一化及分离封装为个别单元。本专利技术导体基底预设晶粒接收穿孔，由于晶粒嵌入基底内部，因此得以产生超薄封装；基板，借由填入硅橡胶作为缓冲区域以吸收硅晶粒及导体基底间的热膨胀系数不匹配所产生热应力。附图说明图1显示根据本专利技术第一实施例的基础导体封装结构的截面图。图2显示根据本专利技术的一实施例的具有重分布层的朝下导体封装结构的截面图。图3显示为根据本专利技术的另一实施例的具有信号信道的朝下导体封装结构的截面图。图4显示为根据本专利技术的又一实施例的具有信号信道的朝下导体封装结构的截面图。图5显示为根据本专利技术的再一实施例的具有信号信道的朝下导体封装结构的截面图。图6显示为根据本专利技术的一实施例的具有信号信道的双边朝下导体封装结构的截面图。图7显示为根据本专利技术的一实施例的具有信号信道的堆栈导体封装结构的截面图。图8显示为根据本专利技术的一实施例的具有信号信道的双侧堆栈导体封装结构的截面图。图9显示为根据本专利技术的一实施例的具有信号信道的一朝上堆栈导体封装结构的截面图。图10显示为根据本专利技术的一实施例的个别的导体封装结构的截面图。主要组件符号说明基板 100、200、300、406c，黏着层(材料)101、201、301、405、414，电子组件 102、202、302、404，±真充材料 103、203、303、407，导体104、204、304、406d，凹形部分204a、304a，晶粒焊垫 105、205、305、401，导电层206、306、421，信号信道207、208、307、412，焊接凸块/球209、213，保护层210、310、312、413，介电(缓冲)层211、212、311、411，电磁干扰遮蔽层220、221，天线结构230，标志层313、422，连接区域；350，焊线36O，暴露区域370。具体实施例方式本专利技术将配合其较佳实施例与附图详述于下。应可理解者为本专利技术中所有的较佳实施例仅为例示之用，并非用以限制。因此除文中的较佳实施例外，本专利技术亦可广泛地应用在其它实施例中。且本专利技术并不受限于任何实施例，应以随附的权利要求及其同等领域而定。本专利技术揭露一种导体封装结构，利用一基板具有一预定的晶粒接收穿孔及两本文档来自技高网...

【技术保护点】
１．一种导体封装结构，其特征在于，包含：一基板；一黏着层，形成于该基板之上；至少一电子组件，形成于该黏着层之上；两个以上个导体，形成于一填充材料的表面与底部之间，以信号连接，其中该填充材料是填入于该两个以上导体之间的空间及围绕该电子组件；以及一重分布层，形成于该电子组件之上，并连接该电子组件与该两个以上导体之间。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林殿方，胡玉山，
申请(专利权)人：育霈科技股份有限公司，
类型：发明
国别省市：71