本发明专利技术公开了一种集成电路管脚三维检测装置，包括图像采集单元(2，3)、平面反射镜(4)、光源(5)、反光板(6)和图像检测处理单元(1)，待检测的芯片(8)设置在反光板(6)下方，所述光源(5)发出的光束经反光板(6)反射后照射在待检测的芯片(8)上，再经平面反射镜(4)发射后入射到图像采集单元(2，3)，该图像采集单元(2，3)与图像检测处理单元(1)连接，图像采集单元(2，3)采集获得待检测的芯片(8)的图像，传送到图像检测处理单元(1)，经处理后即可实现对芯片管脚的三维检测。本发明专利技术能够自动检测芯片管脚的缺失、折断、宽度、间距、栈高等外形几何关键参数信息并判定芯片是否合格。
【技术实现步骤摘要】
本专利技术涉及集成电路芯片检测领域，特别涉及一种集成电路管脚三维检测装置及方法，可检测管脚宽度、间距、缺失、折损、栈高等外形几何关键参数并判断芯片是否合格， 能很好的针对方型扁平式封装(Plastic Quad Flat lockage，简称QFP)芯片检测其外形几何关键参数。
技术介绍
集成电路芯片(IC)在封装工序完成后，需要经过检测才能保证其品质；而封装芯片引脚三维外观检测就是封装芯片检测环节中的重要一环。如果仅仅对封装芯片的电气性能进行检测，而忽视外观检测，则可能输出电气性能合格而外观存在缺陷的芯片，这样必然导致产品合格率下降，影响产品品牌。传统上通常采用人工肉眼检测的方法对封装芯片进行外观检测，但是这种方法显然存在着效率低、可靠性差以及劳动成本高的缺陷。为改变这种落后的传统检测方法，我国大力投资研发封装芯片外观自动检测设备。目前，基于计算机及相关图像处理算法的外观检测装置越来越广泛应用于工业领域中。该装置由计算机、图像获取设备及相应的软件构成；由图像获取设备获得物体的外观图像，由软件通过相关图像处理算法处理图像得到相关参数，完成检测任务。该装置能替代人工检测方法，高速高效、高准确率的完成封装芯片的外观检测。QFP封装技术实现的封装芯片引脚间距很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100以上。该技术封装芯片时操作方便，可靠性高；而且其封装外形尺寸较小，寄生参数减小，适合高频应用；该技术主要适用于用表面贴装技术(SMT)在PCB上安装布线。QFP封装技术是表面贴装技术之一，引脚从四个侧面引出呈海鸥翼(L)型；引脚中心距有1. 0mm、0. 8mm、0. 65mm、0. 5mm、0. 4mm、0. 3mm等多种规格。对一片外观合格QFP芯片有，对管脚的宽度、间距、弯曲度、栈高等外形关键参数有严格的要求，与标准值的差值必须在允许的公差范围内。现在已有的基于计算机视觉技术的外观检测装置存在着精度低、稳定定性差、耗时长及软件性能差等问题，无法适用芯片封装技术高速高精度、稳定可靠的发展要求。
技术实现思路
本专利技术的目的在于克服现有技术的缺点及不足，提供一种集成电路管脚三维检测装置，能通过集成电路管脚三维外观检测软件系统对管脚进行外观检测的装置，具有操作简单、高速高精、稳定可靠的特点。本专利技术的目的还在于提供由上述装置实现的集成电路管脚三维外观检测方法。本专利技术的目的通过下述方案实现一种集成电路管脚三维检测装置，包括图像采集单元、平面反射镜、光源、反光板和图像检测处理单元，待检测的芯片设置在反光板下方，所述光源发出的光束经反光板反射后照射在待检测的芯片上，再经平面反射镜发射后入射到图像采集单元，该图像采集单元与图像检测处理单元连接，图像采集单元采集获得待检测的芯片的图像，传送到图像检测处理单元，经处理后即可实现对芯片管脚的三维检测。所述的图像检测处理单元包括相机控制模块、图像标定模块和图像检测模块，其中所述的相机控制模块用于控制图像采集单元完成芯片管脚三维图像的采集，包括底面视图和四面侧视图。所述图像标定模块对采集的图像进行标定，校正图像畸变。所述的图像检测模块对经校正处理后的图像进行处理，检测管脚外形几何参数从而判定芯片是否合格，其中检测的外形几何参数包括缺失、折损、宽度、间距、偏差、栈高、共面度、弯曲度、跨距、排弯和倾斜。其中，检测管脚缺失具体为将检测到的管脚个数与标准管脚个数比较，确定管脚缺失总数；首端的缺失判断，依据检测到的管脚首位置到侧面基准的距离d，与芯片参数中该距离理论值D的差异判断。则首个位置缺失的管脚数为k = ；根据管脚标准间距P与中间某个位置的管脚间距P ，计算管脚缺失个数为k = /P+0. 5]-1 ；末端如有管脚缺失，则缺失个数为(3-6-1)计算出的总缺失个数减去(3-6-2)与 (3-6-3)计算出的缺失个数的和；在计算缺失个数时依次记录各缺失位置的索引，将缺失信息保存到结果中去。检测管脚长度具体为检测各侧视图中各管脚端部位置，及侧视图中各管脚区白条纹中点位置，并根据缺失信息对数据进行重排；通过获取的这些中点坐标以最小二乘法拟合直线，以此直线作为基准求侧视图中的管脚长度；检测各管脚中部坐标位置，管脚端部位置并根据缺失信息对数据进行重排，并计算弯曲度；通过底部视图中各管脚端部中点坐标计算偏差、共面度、跨距、排弯、倾斜；根据侧面视图中的管脚长度计算栈高，具体为stoff表示栈高(为芯片待计算参数)；slead表示侧视图中管脚长度(为图像处理所得参数)；fb表示管脚端部到芯片基体的距离(为芯片已知参数)；θ表示入射光线与水平线间的夹角，在光路设计时确定的参数值；则有公式stoff = slead/cos θ -fb*tan θ。本专利技术还公开了一种集成电路管脚三维检测方法，包括如下具体步骤(1)采集待检查芯片的图像，包括芯片的底部视图和四个侧面视图；(2)对采集的图像进行标定，校正图像畸变；(3)对经校正处理的芯片图像进行检测处理，获得芯片的几何外观参数，包括管脚缺失、管脚折损、管脚宽度、管脚间距、管脚偏差、管脚栈高、管脚共面度、管脚弯曲度、管脚跨距、管脚排弯和倾斜，从而得到待检测的芯片信息(4)根据得到的芯片信息与标准参数比较，评估芯片是否合格，即完成对芯片的检测。其中，所述步骤(3)中，所述检测管脚缺失具体为将检测到的管脚个数与标准管脚个数比较，确定管脚缺失总数；首端的缺失判断，依据检测到的管脚首位置到侧面基准的距离d，与芯片参数中该距离理论值D的差异判断。则首个位置缺失的管脚数为k = ；根据管脚标准间距P与中间某个位置的管脚间距P ，计算管脚缺失个数为k = /P+0. 5]-1 ；末端如有管脚缺失，则缺失个数为(3-6-1)计算出的总缺失个数减去(3-6-2)与 (3-6-3)计算出的缺失个数的和；在计算缺失个数时依次记录各缺失位置的索引，将缺失信息保存到结果中去。检测管脚长度具体为检测各侧视图中各管脚端部位置，及侧视图中各管脚区白条纹中点位置，并根据缺失信息对数据进行重排；通过获取的这些中点坐标以最小二乘法拟合直线，以此直线作为基准求侧视图中的管脚长度；检测各管脚中部坐标位置，管脚端部位置并根据缺失信息对数据进行重排，并计算弯曲度；通过底部视图中各管脚端部中点坐标计算偏差、共面度、跨距、排弯、倾斜；根据侧面视图中的管脚长度计算栈高，具体为stoff表示栈高(为芯片待计算参数)；slead表示侧视图中管脚长度(为图像处理所得参数)；fb表示管脚端部到芯片基体的距离(为芯片已知参数)；θ表示入射光线与水平线间的夹角，在光路设计时确定的参数值；则有公式stoff = slead/cos θ -fb*tan θ。本专利技术首先对底部视图进行边缘提取，检测芯片旋转角度，依据该角度对芯片旋转校正；对底部视图及侧视图边缘提取，检测芯片基体的四周中心位置并计算管脚大概长度，以芯片基体中心位置为检测基准，结合管脚大概长度确定各个检测框的位置；对底部视图边缘提取，检测管脚宽度、间距、管脚中心位置、管脚端部中心位置；根据管脚间距判段管脚缺失位置及缺失个数；对侧视图边缘提取，检测侧视图中管脚端部中心位置、管脚根部中心位置，并根据管脚根部中心点拟合最小二乘直本文档来自技高网...
【技术保护点】
１．一种集成电路管脚三维检测装置，包括图像采集单元（２，３）、平面反射镜（４）、光源（５）、反光板（６）和图像检测处理单元（１），待检测的芯片（８）设置在反光板（６）下方，所述光源（５）发出的光束经反光板（６）反射后照射在待检测的芯片（８）上，再经平面反射镜（４）发射后入射到图像采集单元（２，３），该图像采集单元（２，３）与图像检测处理单元（１）连接，图像采集单元（２，３）采集获得待检测的芯片（８）的图像，传送到图像检测处理单元（１），经处理后即可实现对芯片管脚的三维检测。
【技术特征摘要】
【专利技术属性】
技术研发人员：王瑜辉，尹周平，熊有伦，罗明成，张少华，郑金驹，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：83
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。