用于RFID应答器的低功率、少引脚计数接口制造技术

本发明专利技术提供了用于RFID应答器的低功率、少引脚计数接口。所述接口包括选择节点、时钟节点、第一双向数据端口、第二双向数据端口、以及移位寄存器电路，移位寄存器电路耦接到两个数据端口以使得与时钟节点相关的时钟信号的前沿和下降沿被用来对数据进行移位或传输数据。

【技术实现步骤摘要】

一般而言，本专利技术涉及射频识别(RFID)系统领域。更具体地，本专利技术尤其涉及一种包含FRAM存储器的RFID应答器。本专利技术还涉及一种改进的在RFID应用之内及之外都具有实用性的串行接口。
技术介绍
在本领域中众所周知，基本的RFID系统包括三个组成部分天线或线圈；具有解码器的收发器(即，RFID阅读器)；以及用唯一信息编程的应答器(S卩，RFID标签)。RFID标签被分类为有源的或无源的。有源RFID标签由内部电池供电，并且通常可对其进行读取/写入，即，标签数据可以被重写和/或修改。无源RFID标签在没有单独外部电源的情况下工作，并且获得从阅读器产生的操作功率。图1示出了典型的无源RFID标签的示例。标签100包括耦接到模拟前端电路104 的天线102，模拟前端电路104通过接收(RX)和传送(TX)路径与数字和存储器电路106通信。现在，大多数无源RFID标签都使用某种电可擦除可编程只读存储器(EEPR0M)，诸如闪存。尽管迄今为止EEPROM存储器已供无源RFID标签应用所使用，但是对从RFID输入和输出的更大的数据吞吐量的需要不断增大。这可以例如在工厂环境中以及在公路收费中看出。基于EEPROM的无源RFID标签较慢而可能不适于更高吞吐量的应用。可选择的，存在诸如FRAM( “铁电随机存取存储器”)存储器之类的更快速的存储器技术，其完全适合于这些新的更高速的RFID应用。但是，通常来说，与RFID的数据传入和传出相关的整个协议是EEPROM相关的。为了利用可选的存储器技术(诸如FRAM存储器)，期望的是对现有数据协议进行延伸，将现有数据协议优化用于操作包含FRAM存储器的无源RFID标签。EPC全球第2代标准包括公布的对存储器执行块写入(Block Write)的方法。考虑诸如FRAM存储器之类的更快速的存储器技术的能力时，该方法是无效的。
技术实现思路
因此，本专利技术针对适合于在RFID应用中用作次级接口的串行接口，其基本消除了由于相关技术的限制和缺陷所引起的一个或多个问题。根据本专利技术，一种串行接口包括选择节点、时钟节点、第一双向数据端口、第二双向数据端口、以及移位寄存器电路，移位寄存器电路耦接到两个数据端口以使得与时钟节点相关的时钟信号的前沿和下降沿被用来对数据进行移位或传输数据。应该理解的是，上述概括描述和以下详细描述都是示例性和说明性的，并且都是为了对所要求保护的本专利技术提供进一步的说明。附图说明附图示出了本专利技术的实施例，并且与描述一起用来说明本专利技术的原理，附图被包括来提供对本专利技术的进一步理解，并且被包括在本说明书中从而构成本说明书的一部分。在附图中图1是现有技术的基于EEPROM的无源RFID标签的框图；图2是根据本专利技术的基于FRAM存储器的无源RFID标签的框图；图3是基于嵌入式FRAM存储器的RFID应用的框图；图4是图2和图3中所示基于FRAM的RFID电路的数字部分的更详细的框图；图5是图2和图3中所示基于FRAM的RFID电路的串行接口的更详细的框图；图6至图10是与图5中所示串行接口电路相关的时序图；图11是与图2和图3中所示基于FRAM的RFID电路的数字部分相关的存储器指针电路的框图；图12是与图11的存储器指针电路相关的存储器内容的一部分；图13是用于对存储器进行读取和写入数据的现有技术的流程图；图14是用于对存储器进行读取和写入数据的另一现有技术的流程图；图15是根据本专利技术的用于使用图11的存储器指针电路来对存储器进行读取和写入数据的技术的流程图；图16是根据现有技术的EPC全球块写入命令数据结构；图17A和图17B合起来表示现有技术方法的用于执行块写入命令的流程图；图18A和图18B合起来表示根据本专利技术的用于执行块写入命令的方法的流程图；图19是根据本专利技术的表示与图2和图3的电路相关的数字电路的一部分的另一框图，其包括中断管理块；以及图20A和20B合起来表示根据本专利技术的用于执行中断方法的流程图，其与图19的中断管理块相关。具体实施例方式现在参考图2，根据本专利技术的无源RFID标签200包括天线202、模拟前端204、以及数字部分206，数字部分206包括数字控制电路和FRAM存储器，并且使用RX和TX路径与模拟前端204进行通信。另外，RFID标签200包括耦接到引脚210的串行接口总线208。图 2中示出了 4位宽的总线208。RFID电路的模拟部分204和数字部分206通常集成在一个或多个集成电路上。在图2中所示普通/常见无源标签的实现中，通常不存在串行接口并且不使用引脚210。现在参考图3，根据本专利技术的嵌入式RFID应用300包括RFID集成电路314，RFID 集成电路314包含模拟前端304以及数字和FRAM存储器部分306。实际上，天线302可以包括在RFID集成电路314中也可以不包括在RFID集成电路314中。注意，在图3中，出现了与数字部分306的串行接口相关的4个引脚310。这4个引脚310是片选引脚、时钟引脚、数据1引脚、以及数据2引脚，在下文中将进一步详细说明。典型地，串行接口耦接到微处理器312，微处理器312与和RFID应用300相关的各种控制输入进行通信。典型的应用 300可以是工厂的计量应用或控制应用。典型的嵌入式应用中的RFID集成电路314将随时被手持阅读器(图3中未示出)询问。现在参考图4，更详细地示出了图2和图3的电路的数字部分。参考图2和图3，数字部分406包括RX和TX路径。RX和TX路径与状态机420进行通信，状态机420与FRAM 存储器块422进行双向通信。仲裁逻辑块似4与FRAM存储器422相关，并且被用来双向控制串行接口 426。转而，串行接口 4 通过4位总线耦接到外部引脚410。现在参考图5，更详细地示出了图4的串行接口 426。本领域中已知，传统的SPI接口具有4个引脚选择、时钟、数据输入、以及数据输出。为了将1字节的数据传入或传出， 除了单个数据线上的数据相关转换之外，需要8个时钟周期。图5中所示串行接口 500看起来类似于SPI接口，但是具有两个重要改进。第一，两个数据端口被用作一个双向对。第二，两个时钟边沿都被用来移位和传输数据。利用这两个改进，仅使用一对时钟周期来传输 1字节的数据。这样，用于数据转换的功率是恒定的，但是用于时钟转换的功率却减少为四分之一。可选地，也可以仅使用时钟的单个边沿而不是两个边沿。尽管与根据本专利技术的双边沿解决方案相比这需要更大的功率，但是与传统的SPI接口相比，这种单边沿解决方案仍然能节约功率。因此，图5中所示的串行接口 500是(也仅是)用于改进基于FRAM存储器的无源RFID标签或电路中的吞吐量的一个特征，尽管其在非RFID应用中也具有实用性。 具体地，在保持相同引脚数量的情况下，与传统的SPI接口相比，串行接口 500可以使传送一个数据字所需的时钟转换次数减少到最少。在图5中，串行接口 500包括选择引脚、时钟引脚、双向数据_1引脚、以及双向数据_0引脚。选择引脚耦接到在传统逻辑电路中实现的操作码解释器和状态机504。状态机 504与数据输出寄存器502和数据输入寄存器506进行双向通信。数据输出寄存器502通过分支为两个8位总线的一个16位总线耦接到移位寄存器本文档来自技高网...

【技术保护点】
１．一种串行接口，包括：选择节点；时钟节点；第一双向数据端口；第二双向数据端口；以及移位寄存器电路，耦接到两个数据端口以使得与时钟节点相关的时钟信号的前沿和下降沿被用来对数据进行移位或传输数据。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：马克·R·惠特克，
申请(专利权)人：瑞创国际公司，
类型：发明
国别省市：US