半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置及其制造方法，该方法包括提供一具有第一表面的基板、形成一隔离结构，其部分设置于基板中且具有高于第一表面一阶梯高度的一第二表面、移除隔离结构的一部分以在其中形成一具有一底部表面，且以低于阶梯高度的距离与第一基板间隔开的凹槽、形成一栅极结构及形成一接点，其于该凹槽上方衔接该栅极结构。本发明专利技术的另一层面包括一半导体装。置。本发明专利技术可在降低尺寸的同时降低装置工艺的困难度。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
半导体集成电路经历了急速的成长，而在集成电路的材料与设计方面的科技进展，也造就出数个世代的集成电路，其中每个新世代都比上个世代具有更小并且更复杂的集成电路。但是这些进展也提高了集成电路工艺的复杂度，因此需要在集成电路工艺有相似程度的进展才得以实现。在集成电路革命中，通常功能密度(每个芯片面积的内连接装置数目)会增加，而几何尺寸(一工艺中所能制造出的最小元件或线)会缩小。尺寸降低通常能提升生产效率及降低相关花费而提供优点。在改变尺寸的趋势中，各类材料已被用于场效晶体管中的栅极电极与栅极介电质。方法之一是将金属材料用于栅极电极，及将一高介电常数介电质用于栅极介电质来制造这些装置。然而，高介电常数金属栅极(high-k metal gate，HKMG)装置经常需要在栅极结构之中有额外的层。举例来说，可用功函数层来调整金属栅极的功函数值。虽然这些方法一般都对意欲达到的用途来说为合适，却无法在各方面都有令人满意的表现。例如在 HKMG栅极堆叠中，每个多出的层皆可能降低堆叠中最上方金属层的厚度，而增加装置工艺的困难度。这个问题对于可能具有较厚的栅极介电层的模拟HKMG装置来说特别相关。
技术实现思路
为克服上述现有技术的缺陷，本专利技术有关一种半导体装置的制造方法，包括提供一基板，其具有一朝上的第一表面以及一沟槽，其中该沟槽从该第一表面向下延伸进入该基板；形成一隔离结构，其部分设置于沟槽内且具有一朝上的第二表面，该隔离结构具有两个个别设置于该第一表面之上及之下的部分，其中该第二表面在垂直方向上比该第一表面高出一阶梯高度；移除该隔离结构的一顶部部分以在其中形成一凹槽，其中该凹槽具有一朝上且低于该第二表面的底部表面，其中该底部表面及该第一表面在垂直方向上以一小于该第一阶梯高度的第二阶梯高度被间隔开；形成一栅极结构于该基板及凹槽之上；及形成一栅极接点，其与该栅极结构衔接。本专利技术还有关一种半导体装置的制造方法，包括提供一基板，其具有一朝上的第一表面、第一及第二区域及从该第一表面往下延伸进入该基板的第一及第二沟槽，其中该第一、第二沟槽分别位于该第一、第二区域中；形成第一及第二隔离结构，其中该些结构分别有部分设置于该些第一、第二沟槽之中，及各自具有朝上且高于该第一表面的第二及第三表面，其中该第二表面在垂直方向上比该第一表面高出一阶梯高度；移除该第一隔离结构的一顶部部分以在其中形成一凹槽，其中该凹槽具有一朝上且低于该第二表面的底部表面，其中该底部表面及该第一表面在垂直方向上以一小于该第一阶梯高度的第二阶梯高度间隔开；沉积一第一介电层，其具有一第一厚度于该第一、第二区域上方；移除该第二区域上方的该第一介电层，及移除该第二隔离结构一位于该第一表面上的部分，以使该第一表面及该第三表面大约共平面；沉积一第二介电层，其在该第二区域及该第二隔离区域上方具有一小于该第一厚度的第二厚度；分别形成一第一及第二栅极结构于该第一及第二介电层之上，其中该第一栅极结构在该第一区域及该凹槽上方，而该第二栅极结构在该第二区域及该第二隔离结构上方；以及形成第一及第二栅极接点，其中该第一栅极接点于该凹槽上方衔接该第一栅极结构，而该第二栅极接点衔接该第二栅极结构。本专利技术更有关一种半导体装置，包括一基板，其包括一朝上的第一表面及一从该第一表面向下延伸穿过该基板的沟槽；一隔离结构，其部分设置于该沟槽中且具有一朝上且高于该第一表面的第二表面，该隔离结构具有两个分别置于该第一表面之上及之下的部分，其中该第二表面在垂直方向上比该第一表面高出一阶梯高度，且其中该隔离结构具有一凹槽，其中该凹槽从该第二表面向下延伸且具有一朝上的底部表面，其中该底部表面及该第一表面在垂直方向以一小于该第一阶梯高度的第二阶梯高度被间隔开；一栅极结构， 设置于该基板及该凹槽上方；以及一栅极接点，其于该凹槽上方衔接该栅极结构。本专利技术可在降低尺寸的同时降低装置工艺的困难度。附图说明图1为半导体装置10的部分俯视示意图。图2为从图1中切线2-2剖开的部分剖面示意3-图10为部分剖面示意图，虽然类似于图2，却显示出图1-图2中半导体装置 10在工艺中各个连续的阶段。图11显示一前文所述且与图3-图10相关的工艺110的高阶流程图。其中，附图标记说明如下2-2 切线10 半导体装置12 模拟装置14 数字装置16 基板18 表面20、30 隔离结构21、31 沟槽22 阶梯高度24、26 凹槽28 凹槽沈的底部表面32、36 源极区34、38 漏极区40、42 沟道区域44、48 介电层46、50、61、62、85、86 厚度52、54 阻挡层56、58 功函数层60、63 金属填充层64、66 栅极间隔物68、70 栅极结构68a 虚线72 层间介电层74、78 源极接点76,80 漏极接点82、84 栅极接点87 垫层88 掩模层90 光致抗蚀剂层92,94 暂时性栅极结构96、98 虚设栅极层100、102 开口110 工艺112、114、116、118、120、122、124、126、128 步骤具体实施例方式应能理解的是，以下的揭露提供许多不同的实施例或举例以实施本专利技术的不同特征。为简化本揭露，元件与设置的特定实施例描述如下。这些(实施例)仅为举例，而非具有限制性。另外，本揭露可能在不同例子中重复元件标号，这仅是为了简洁明了，而非限定各样实施例和/或结构之间的关系。再者，在接下来的叙述里，第一特征在一第二特征之上方或之上的形成，可包括第一及第二特征直接接触形成的实施例，并可还包括在第一及第二特征之间额外形成特征，使得第一及第二特征可不直接接触的实施例。图1为半导体装置10的部分俯视示意图，而图2为从图1中切线2-2剖开的部分剖面示意图。半导体装置10为一包括模拟装置12及数字装置14的集成电路。在图1、图2中的实施例中，模拟装置12及数字装置14为金属氧化物半导体场效晶体管 (metal-oxide-semiconductor field effect transistors，M0SFET)。更特定地说，这些为利用高介电常数金属栅极(HKMG)技术的ρ沟道M0SFET。模拟装置可被用在一例如射频装置、输入/输出装置或放大器的模拟系统。数字装置可被用于一例如记忆存储装置(也就是静态随机存取存储器)数字(或核心)系统。或者，模拟及数字装置可为一已知类型的其他半导体装置，例如N沟道M0SFET。模拟装置12及数字装置14在半导体装置10中彼此被间隔开，但这些装置也可以邻接彼此，或在集成电路中的其他任何区域。半导体装置10形成于一半导体硅基板16上。基板16有一上表面18。或者，半导体基板可为一元素半导体，包括锗；一化合物半导体，包括碳化硅(silicon carbide)、砷化嫁(gallium arsenic)、憐化嫁(gallium phosphide)、憐化铟(indium phosphide)、石申化铟(indium arsenide)和 / 或锑化铟(indium antimonide)；一合金半导体，包括 SiGe、 GaAsP、AlInAs、AlGaAs、GaInAs、GaInP 和 / 或 GaInAsP ；或以上任意组合。隔离结构20为一介本文档来自技高网...

【技术保护点】
１．一种半导体装置的制造方法，包括：提供一基板，其具有一朝上的第一表面以及一沟槽，其中该沟槽从该第一表面向下延伸进入该基板；形成一隔离结构，其部分设置于沟槽内且具有一朝上的第二表面，该隔离结构具有两个个别设置于该第一表面之上及之下的部分，其中该第二表面在垂直方向上比该第一表面高出一阶梯高度；移除该隔离结构的一顶部部分以在其中形成一凹槽，其中该凹槽具有一朝上且低于该第二表面的底部表面，其中该底部表面及该第一表面在垂直方向上以一小于该第一阶梯高度的第二阶梯高度被间隔开；形成一栅极结构于该基板及凹槽上方；及形成一栅极接点，其在凹槽上方与该栅极结构衔接。

【技术特征摘要】
2010.07.02 US 12/830,1071.一种半导体装置的制造方法，包括提供一基板，其具有一朝上的第一表面以及一沟槽，其中该沟槽从该第一表面向下延伸进入该基板；形成一隔离结构，其部分设置于沟槽内且具有一朝上的第二表面，该隔离结构具有两个个别设置于该第一表面之上及之下的部分，其中该第二表面在垂直方向上比该第一表面高出一阶梯高度；移除该隔离结构的一顶部部分以在其中形成一凹槽，其中该凹槽具有一朝上且低于该第二表面的底部表面，其中该底部表面及该第一表面在垂直方向上以一小于该第一阶梯高度的第二阶梯高度被间隔开；形成一栅极结构于该基板及凹槽上方；及形成一栅极接点，其在凹槽上方与该栅极结构衔接。2.如权利要求1所述的半导体结构的制造方法，其中形成该栅极结构包括 形成一虚设栅极电极；形成栅极间隔物于该虚设栅极电极的每一侧；移除该虚设栅极电极以形成一位于该些栅极间隔物之间的开口，其中该开口具有一部分于该凹槽上方；以及以金属填入该开口。3.如权利要求1所述的半导体结构的制造方法，其中该移除包括形成一保护层于该基板及该隔离结构将不具有该栅极结构的部分，实施一湿蚀刻以移除该隔离结构将不具有该栅极结构的部分，以及移除该保护层。4.如权利要求3所述的半导体结构的制造方法，其中湿蚀刻是以一氢氟酸溶液进行。5.如权利要求4所述的半导体结构的制造方法，其中该氢氟酸溶液具有一50 1至 100 1的氢氟酸与水的比例；且其中实施该湿蚀刻的时间为50-75秒。6.一种半导体装置的制造方法，包括提供一基板，其具有一朝上的第一表面、第一及第二区域及从该第一表面往下延伸进入该基板的第一及第二沟槽，其中该第一、第二沟槽分别位于该第一、第二区域中；形成第一及第二隔离结构，其中该些结构分别有部分设置于该些第一、第二沟槽之中， 及各自具有朝上且高于该第一表面的第二及第三表面，该些隔离结构各具有分别设置于该第一表面之上及之下的部分，其中该第二表面在垂直方向上比该第一表面高出一阶梯高度；移除该第一隔离结构的一顶部部分以在其中形成一凹槽，其中该凹槽具有一朝上且低于该第二表面的底部表面，其中该底部表面及该第一表面在垂直方向上以一小于该第一阶梯高度的第二阶梯高度间隔开；沉积一第一介电层，其具有一第一厚度于该第一、第二区域上方； 移除该第二区域上方的该第一介电层，及移除该第二隔离结构一位于该第一表面上的部分，以使该第一表面及该第三表面大约共平面；沉积一第...

【专利技术属性】
技术研发人员：庄学理，杨宝如，锺昇镇，游凯翔，黄仁安，吴伟成，朱鸣，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71