一种薄膜晶体管移位寄存器、液晶面板及显示设备制造技术

本实用新型专利技术公开了一种低功耗的薄膜晶体管移位寄存器，该移位寄存器的移位寄存功能部分的输出部分增加有一个控制信号和一个薄膜晶体管(TFT)，所述TFT的源极连接所述控制信号、栅极连接拉高点、漏极连接输出端。本实用新型专利技术还公开了一种集成了所述移位寄存器的液晶面板和包括所述液晶面板的显示设备。通过上述装置可以避免由于的电容耦合效应所导致输出的功耗消耗和噪声干扰，能够使移位寄存器实现低功耗，进而使移位寄存器寿命更长。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及液晶显示器的移位寄存器技术，尤其涉及一种薄膜晶体管移位寄存器、液晶面板及显示设备。
技术介绍
GOA (Gate Drive on Array)技术是液晶平板显示器中一种高技术水平设计，基本概念是将液晶面板(LCD Panel)的栅极驱动器(Gate driver)集成在玻璃基板上，形成对液晶面板的扫描驱动，其中所述栅极驱动器包括移位寄存器。相比于传统的晶粒软膜构装 (Chip On Flex，C0F)工艺和芯片直接绑定在玻璃(Chip on Glass, COG)的工艺，GOA技术不仅节省了成本，而且液晶面板可以做到两边对称的美观设计，也省去了栅极驱动集成电路(Gate IC)的焊接区域(Bonding区域)以及扇出(Fan-out)布线空间，进一步可以实现窄边框的设计；同时，由于可以省去fete方向Bonding的工艺，对产品的产能和优良率的提升也比较有利。但是，相比于COF和COG技术，GOA的设计也存在一定的问题，例如由于非晶硅 (a-Si)长期工作阈值电压漂移(Vth shift)所带来的电路寿命缩短的问题等。此外，由于 a-Si的迁移率较低，为了满足电路中一些薄膜晶体管(TFT)较高离子(Ion)的要求，只能通过增大TFT的沟道宽度来满足，这样会带来空间上的尺寸增加和功耗的增加。在实际产品的GOA设计中，如何使用最少的电路元器件来实现移位寄存功能，同时又能够保证低功耗、 且长期稳定工作，是GOA设计的关键问题。
技术实现思路
有鉴于此，本技术的主要目的在于提供一种低功耗薄膜晶体管移位寄存器、 液晶面板及显示设备，能够解决移位寄存器功耗高、寿命短的问题。为达到上述目的，本技术的技术方案是这样实现的本技术提供了一种薄膜晶体管移位寄存器，包括四个薄膜晶体管TFTM1、 M2、M3、M4和一个电容Cl构成的移位寄存功能部分，以及八个TFTM5、M6、M8、M9、M10、M11、 M12、M13构成的辅助部分；其中，所述移位寄存功能部分中，输入端连接Ml的源极和栅极，Ml的漏极、M2的源极和 M3的栅极连接拉高PU点，M2和M4的栅极连接复位端，M2和M4的漏极接地，时钟端连接M3 的源极，M3的漏极经过Cl与PU点相连构成移位寄存功能部分的输出部分；所述辅助部分中，用于控制拉低PD点的M5、M6、M8、M9通过PD点连接MlO和Mll 的栅极，M10、Mll和M12的漏极接地，MlO的源极连接PU点，Mil、M12和M4的源极连接所述输出部分中的输出端，M13的栅极连接PU点；移位寄存功能部分的输出部分增加有一个VDD控制信号和一个TFT，所述TFT的源极连接所述VDD控制信号、栅极连接PU点、漏极连接输出端。其中，所述VDD控制信号为直流信号。本技术还提供了一种液晶面板，所述液晶面板的玻璃基板上集成有如权利要求1或2所述的移位寄存器。本技术还提供了一种显示设备，包括液晶面板，所述液晶面板的玻璃基板上集成有如权利要求1或2所述的移位寄存器。本技术所提供的低功耗薄膜晶体管移位寄存器、液晶面板及显示设备，在所述移位寄存器的输出部分，增加一个VDD控制信号和一个TFT，所述TFT的源极连接所述 VDD控制信号、栅极连接PU点、漏极连接OUT。这样，就可以避免由于电容耦合效应所导致的输出功耗消耗和噪声干扰，因此，能够使移位寄存器实现低功耗，进而使移位寄存器寿命更长。附图说明图1为12T1C结构的移位寄存器的电路结构图；图2为本技术一种低功耗薄膜晶体管移位寄存器的电路结构图。具体实施方式本技术的基本思想是在所述移位寄存器的输出部分，增加一个VDD控制信号和一个TFT，所述TFT的源极连接所述VDD控制信号、栅极连接PU点、漏极连接OUT。下面通过附图及具体实施例对本技术做进一步的详细说明。为了更好的理解本技术，首先介绍一下十二个TFT和一个电容(12T1C)单元组成的移位寄存器的基本结构。图1为12T1C结构的移位寄存器的电路结构图，如图1所示，所述移位寄存器中包括十二个TFT和一个电容，其中包括四个TFT(Ml、M2、M3、M4)和一个电容(Cl)构成的移位寄存功能部分，&&AfTFT(M5、M6、M8、M9、M10、Mll、M12、M13) 构成的辅助部分；其中，所述移位寄存功能部分中，输入端连接Ml的源极和栅极，Ml的漏极、M2的源极和 M3的栅极连接拉高(PU)点，M2和M4的栅极连接复位端，M2和M4的漏极接地，时钟端连接 M3的源极，M3的漏极经过Cl与PU点相连构成移位寄存功能部分的输出部分；所述辅助部分中，用于控制拉低(PD)点的M5、M6、M8、M9通过PD点连接MlO和Mll 的栅极，M10、Mll和M12的漏极接地，MlO的源极连接PU点，Mil、M12和M4的源极连接所述输出部分中的输出端，M13的栅极连接PU点；具体的，移位寄存功能部分中的Ml、M2、M3、M4和电容Cl实现了最基本的移位寄存功能当输入端(INPUT)信号为高电位时，薄膜晶体管Ml开启对PU节点充电，当时钟端 (CLK)的信号为高电位时，薄膜晶体管M3导通了输出端(OUT)用以输出CLK的脉冲，同时电容Cl的自举(Bootstrapping)作用将PU节点的电位进一步拉高；然后，下行输出的复位端 (RESET)的信号将薄膜晶体管M2和M4打开与接地端(VSS)相连，对PU节点和OUT放电。 但是，在最基本的移位寄存^TlC)实现过程中，M3的寄生电容会导致较大的功耗和噪声。因此，进一步的在4T1C的基础上增加了辅助部分，其中，M5、M6、M8、M9四个TFT，用于控制PD点的电压，进而再通过薄膜晶体管MlO和Mll对PU和OUT放电；薄膜晶体管M12 则用来辅助抑制OUT的噪声，薄膜晶体管M13辅助PU点的充电和放电。虽然，改进后的12T1C的电路可以起到抑制噪声的作用，但是由于充电的薄膜晶体管M3尺寸很大，其与CLK直接相连，会使得功耗很大。另外，由于薄膜晶体管M3尺寸很大，其寄生电容较大，电路噪声也难以完全消除。图2为本技术一种低功耗薄膜晶体管移位寄存器的电路结构图，如图2所示， 在前述移位寄存功能部分的输出部分，增加一个VDD控制信号和一个TFT (M7)，所述TFT的源极连接所述VDD控制信号、栅极连接PU点、漏极连接OUT端。其中，所述VDD控制信号为直流信号；薄膜晶体管M3的输出经电容Cl与PU点相连，薄膜晶体管M4仍与输出端相连；所述移位寄存功能部分的输出部分为图1所示的OUT位置。这种设计可以避免由于电容Cl的电容耦合效应所导致的CLK信号对输出的功耗消耗和噪声干扰。因此能够使移位寄存器实现低功耗，进而使寿命更长。本技术实施例还提供一种液晶面板，该液晶面板的玻璃基板上集成有图2所示的低功耗移位寄存器。进一步地，本技术实施例还提供一种显示设备，该显示设备包括液晶面板，所述液晶面板的玻璃基板上集成有图2所示的低功耗移位寄存器。这里，所述显示设备，可以为手机、笔记本电脑、平板电脑、液晶显示器、监视器等具有显示功能的设备。以上所述，仅为本技术的较佳实施例而已，并非用于限定本技术的保护范围。权利要求1.一本文档来自技高网...

【技术保护点】
１．一种薄膜晶体管移位寄存器，包括：四个薄膜晶体管ＴＦＴＭ１、Ｍ２、Ｍ３、Ｍ４和一个电容Ｃ１构成的移位寄存功能部分，以及八个ＴＦＴＭ５、Ｍ６、Ｍ８、Ｍ９、Ｍ１０、Ｍ１１、Ｍ１２、Ｍ１３构成的辅助部分；其中，所述移位寄存功能部分中，输入端连接Ｍ１的源极和栅极，Ｍ１的漏极、Ｍ２的源极和Ｍ３的栅极连接拉高ＰＵ点，Ｍ２和Ｍ４的栅极连接复位端，Ｍ２和Ｍ４的漏极接地，时钟端连接Ｍ３的源极，Ｍ３的漏极经过Ｃ１与ＰＵ点相连构成移位寄存功能部分的输出部分；所述辅助部分中，用于控制拉低ＰＤ点的Ｍ５、Ｍ６、Ｍ８、Ｍ９通过ＰＤ点连接Ｍ１０和Ｍ１１的栅极，Ｍ１０、Ｍ１１和Ｍ１２的漏极接地，Ｍ１０的源极连接ＰＵ点，Ｍ１１、Ｍ１２和Ｍ４的源极连接所述输出部分中的输出端，Ｍ１３的栅极连接ＰＵ点；其特征在于，移位寄存功能部分的输出部分增加有一个ＶＤＤ控制信号和一个ＴＦＴ，所述ＴＦＴ的源极连接所述ＶＤＤ控制信号、栅极连接ＰＵ点、漏极连接输出端。

【技术特征摘要】

【专利技术属性】
技术研发人员：孙阳，
申请(专利权)人：京东方科技集团股份有限公司，
类型：实用新型
国别省市：11