场效应晶体管与半导体元件的制造方法技术

本发明专利技术提供在基底上的场效应晶体管与半导体元件的制造方法，场效应晶体管其结构包含栅极堆叠、隔绝结构以及在基底的上表面下方的源极/漏极凹陷空穴，凹陷空穴介于栅极堆叠与隔绝结构之间。凹陷空穴具有较低部分与较高部分，较低部分具有第一应变层与第一介电膜，第一应变层介于隔绝结构与第一介电膜之间，第一介电膜的厚度小于第一应变层的厚度，较高部分具有第二应变层，位于第一应变层与第一介电膜之上。本发明专利技术可形成降低缺陷的应变结构，以提升载子的移动率，并且提高元件效能。

【技术实现步骤摘要】

本专利技术涉及集成电路的制造，特别涉及具有应变结构的场效应晶体管。
技术介绍
随着半导体工业发展至纳米工艺技术世代，追求更高的元件密度、更高的效能以及更低的成本，对于制造与设计问题上的挑战更发展出三维的设计，例如鳍式场效应晶体管(fin field effect transistor FinFET)。典型的鳍式场效应晶体管具有由基底延伸的薄且垂直鳍片(fin)(或鳍片结构)，例如通过蚀刻至基底的硅层内，鳍式场效应晶体管的沟道可在此垂直鳍片中形成。在鳍片之上提供栅极，其例如为围绕着鳍片，沟道的两侧具有栅极可让栅极从沟道的两侧控制沟道。另外，鳍式场效应晶体管的优点还包括降低短沟道效应，以及达到较高的电流。图IA显示传统的鳍式场效应晶体管100的立体图，图IB显示沿着图IA的线a_a 的鳍式场效应晶体管100的剖面图。鳍片104/108包括在半导体基底102上方的凸起的有源区104，鳍片104/108被浅沟槽隔绝区(shallow trench isolation ；STI)结构106围绕。 栅极结构110包括栅极介电层112、栅极电极114以及选择性的硬掩模层116，形成于鳍片 104/108之上。侧壁间隙壁118形成在栅极结构110的两侧，更进一步地，鳍片104/108的一部分包含在鳍式场效应晶体管100的源极与漏极凹陷空穴中的应变结构108，应变结构 108在鳍片凹陷工艺与外延生长步骤之后形成，应变结构108使用外延的硅锗(SiGe)，可用于提升载子移动率。然而，要在互补式金属氧化物半导体(CM0Q的制造中实施这样的特征与工艺有其挑战，当栅极长度以及元件之间的间隙减少时，这些问题更加恶化，例如，由于鳍片 104/108的部分104与应变结构108之间的晶格不匹配，无法产生有序的原子排列，因此，应变诱发的结晶缺陷108a会被埋置在应变结构108内，结晶缺陷108a会在元件操作期间提供载子传输路径，因此会增加元件不稳定性以及/或元件失效的可能性。因此，业界亟需一种方法，以制造缺陷降低的应变结构。
技术实现思路
本专利技术的目的在于克服现有技术中的缺陷。依据本专利技术的一实施例，场效应晶体管包括基底，具有上表面，栅极堆叠设置于基底之上，隔绝结构设置于基底内，以及源极/漏极凹陷空穴设置于基底的上表面之下，介于栅极堆叠与隔绝结构之间，其中凹陷空穴包括较低部分，较低部分还包括第一应变层与第一介电膜，其中第一应变层设置在隔绝结构与第一介电膜之间；以及较高部分，其包括第二应变层设置在第一应变层与第一介电膜之上。依据本专利技术的一实施例，半导体元件的制造方法包括提供基底，形成凹陷空穴在基底内，其包括较高部分与较低部分，其中凹陷空穴的一个侧壁为介电质，且凹陷空穴的其他侧壁为基底所形成，在基底形成的侧壁部分上与凹陷空穴的底部部分上形成介电膜，移除在凹陷空穴的底部部分上的介电膜，在凹陷空穴的较低部分内外延生长第一应变层，邻 接一部分的介电膜，移除不邻接第一应变层的介电膜，以及在凹陷空穴的较高部分内外延生长第二应变层。本专利技术可形成降低缺陷的应变结构，以提升载子的移动率，并且提高元件效能。为了让本专利技术的上述目的、特征、及优点能更明显易懂，以下配合附图，作详细说 明如下。附图说明图IA显示传统的鳍式场效应晶体管的立体图。图IB显示沿着图IA的线a-a的鳍式场效应晶体管的剖面示意图。图2显示依据掲示的各种概念，应变结构的制造方法的流程图。图3A-图3F显示依据掲示的各种概念，在制造的各阶段中，包括应变结构的鳍式 场效应晶体管的各剖面示意图。图4A-图4E显示依据掲示的各种概念，在制造的各阶段中，包括应变结构的鳍式 场效应晶体管的各剖面示意图。其中，附图标记说明如下100 传统的鳍式场效应晶体管；102 基底；104、108 鳍片结构；106 隔绝结构；106a 隔绝结构的上表面；108a 结晶缺陷；110 栅极结构；112 栅极介电层；114 栅极电极层；116 硬掩模层； 118 间隙壁；200 方法；202、204、206、208、210、212、214 步骤；300、400 半导体元件；130 凹陷空穴；130u 凹陷空穴的较高部分；1301 凹陷空穴的较低部分；130i 凹陷空穴的介电质侧壁；130f 凹陷空穴的基底侧壁；132、142 介电膜；132w 介电膜的侧壁部分；132b、142b 介电膜的底部部分；142w 介电膜的第一侧壁；142s 介电膜的第二侧壁；132a、14 介电膜剩余的侧壁部分的上表面；136、146 第一应变层；136a、146a 缺陷；136b、146b 第一应变层的上表面；138、148 第二应变层；308、408 应变结构。 具体实施例方式以下掲示提供许多不同的实施例或例子，以实施掲示的不同特征。以下所描述的 元件与排列的特定例子用以简化说明，其仅用于做为实施例，并非限定此掲示。例如，在描 述中所提及的形成第一特征在第二特征之上可包含各种实施例，其中第一与第二特征可以 是直接接触，并且也可包含形成额外的特征于第一与第二特征之间的实施例，使得第一与 第二特征不直接接触。此外，在此掲示的各种实施例中使用重复的參考标号以及/或文字，这些重复的标示用于简化说明以及使说明清楚，并不代表各种实施例以及/或各状态之间的关系。参阅图2，其显示依据揭示的各种概念，半导体元件的制造方法200的流程图。方法200由区块202开始，其提供基底，方法200接着进行区块204，其在基底内形成凹陷空穴，包括较高部分与较低部分，其中凹陷空穴的一个侧壁为介电质，且凹陷空穴的其他侧壁为基底所形成。方法200接着进行区块206，其在基底侧壁部分上以及凹陷空穴的底部部分上形成介电膜。方法200接着进行区块208，其移除介电膜，包含移除在凹陷空穴的底部部分上的介电膜。方法200接着进行区块210，其中外延生长的第一应变层可在凹陷空穴的较低部分内外延长成，邻接一部分的介电膜。方法200接着进行区块212，其中不邻接第一应变层的一部分介电膜可被移除。方法200接着进行区块214，其中第二应变层可在凹陷空穴的较高部分内外延生长。以下说明依据图2的方法200，可制造的各种实施例的半导体元件。参阅图3A-图3F与图4A-图4E，其显示依据揭示的各种概念，在制造的各阶段中， 半导体元件300、400的应变结构308、408(在图3F与图4E中)的剖面示意图。在此揭示中所使用的名词半导体元件300、400为鳍式场效应晶体管(FinFET)，鳍式场效应晶体管为任何具有鳍片结构、多栅极的晶体管。半导体元件300、400可包含微处理器、记忆胞以及/ 或其他集成电路。图2的方法并非用于产生完整的半导体元件300、400，完整的半导体元件 300、400可使用互补式金属氧化物半导体(CM0Q的工艺技术制造，因此，在图2的方法200 之前、期间以及之后，可提供额外的工艺，并且一些其他的工艺在此只简单地描述。图2至图4E简化成使得此揭示较容易了解，例如，虽然图式中描绘出半导体元件300、400，可以理解的是，集成电路还可包括一些其他的元件，包括电阻器、电容器、电感器、熔线等。参阅图3A，提供基底102，其具有鳍片结构(fin structure) 104本文档来自技高网...

【技术保护点】
１．一种场效应晶体管，包括：一基底，包括一上表面；一栅极堆叠，设置于该基底之上；一隔绝结构，设置于该基底内；以及一源极／漏极凹陷空穴，设置于该基底的该上表面之下，介于该栅极堆叠与该隔绝结构之间，该凹陷空穴包括：一较低部分，该较低部分还包括一第一应变层与一第一介电膜，其中该第一应变层设置在该隔绝结构与该第一介电膜之间；以及一较高部分，包括一第二应变层，设置在该第一应变层与该第一介电膜之上。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李宗霖，张志豪，柯志欣，袁锋，许俊豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71