一种高速横向SOI绝缘栅双极性晶体管制造技术

本发明专利技术涉及一种高速横向SOI绝缘栅双极性晶体管。包括埋氧层、N基区、分别位于N基区两端的阴极区和阳极区以及位于阴极区之上的栅极区，所述阳极区被隔离槽分割为至少一组第一阳极区和第二阳极区，所述隔离槽使第一阳极的P+阳极区与第二阳极的P漂移区和N+阳极区隔离，所述隔离槽向下延伸到埋氧层；所述阳极区之上还包括场氧化层和阳极场板，所述场氧化层贴附于阳极区之上，所述阳极场板贴附于场氧化层之上并与阳极区的阳极电连接。本发明专利技术的有益效果是：在提高横向SOI??IGBT的关断速度的同时不增加导通电阻，提供一种高速横向SOI绝缘栅双极性晶体管。

【技术实现步骤摘要】

本专利技术涉及电子
内的半导体高压器件，尤其涉及在SOI(SiliconOnInsulator,绝缘层上的硅)上制造的电导调制型高压功率器件。
技术介绍
横向SOI绝缘栅双极性晶体管(SOI IGBT， SOI Insulated GateBipolarTransistor)作为SOI高压集成电路的关键组成部分，具有电流能力高，且易于集成的优点，但是其开关速度远比横向双扩散金氧半场效晶体管(LDMOS， LateralDouble-diffused MOSFET)的关断速度慢，并且由于横向SOI绝缘栅双极性晶体管存在的电流拖尾，导致其开关损耗较大，这影响了横向SOI绝缘栅双极性晶体管在功率集成电路中的应用。 现有技术中常规的横向SOI IGBT的结构如图l，其结构包括依次层叠的衬底13、埋氧层3和N基区6，以及位于N基区6之上由P体区4、 N+阴极区5、阴极1组成的阴极区，由N缓冲区9、 P+阳极10和阳极11组成的阳极区，由栅极12和场氧化层14组成的栅极区，阴极区和阳极区分别位于N基区6的两端，在N基区6的之上的中间还贴附有场氧化层14。导致横向SOI IGBT关断速度慢的根本原因在于N基区6内非平衡载流子的存贮，在正向导通的时候，P+阳极10向N缓冲区9和N基区6大注入空穴。从而N基区6中参与导电的为非平衡空穴和非平衡电子，这些非平衡载流子在输运时满足双极输运理论，故而可以大大降低器件导通时的正向压降。但是，在器件关断的瞬间，N基区6内存储的大量非平衡载流子却使得器件的关断速度变慢。提高此类横向SOIIGBT的关断速度的方法有三种一是降低N基区6内非平衡载流子的寿命，增加复合速度，以提高关断速度。事实上降低基区非平衡载流子寿命的同时基区的非平衡载流子总数也会减小，这将导致导通电阻增大，所以这种方法存在折衷的问题。二是控制阳极区的P+N结空穴注入水平，以达到导通电阻和关断时间的折衷。三是在阳极区提供非平衡电子抽出的通道，在关断时迅速减少N基区6内非平衡载流子的总数，以提高器件的关断速度。但是，目前非平衡电子抽出的通道的结构都会影响阳极注入效率，即影响导通时基区非平衡载流子总数，从而影响导通电阻。所以一般的观点认为，横向SOI IGBT的导通电阻和关断时间存在一个折衷关系。 现有技术中的一种阳极短路结构的SOI IGBT如图2所示，该方案在如图l所示的横向SOI IGBT的结构上的P+阳极10内增加了 K阳极19。 N+阳极19在关断时提供了一个非平衡载流子的抽出通道，但是它也大大降低阳极注入效率，导致导通电阻增大。 现有技术中的另一种辅助阳极开关结构的SOI IGBT如图3所示，该方案在如图1所示的横向SOI IGBT的结构上的阳极区之上增加了阳极辅助栅12，阳极辅助栅氧化层20贴附于阳极区之上。在器件导通时阳极辅助栅12下的沟道不导通，以保证有大的注入效率。在器件关断时，通过给阳极辅助栅12加偏置电压使得下面的沟道导通，以提供非平衡载流子的抽出回路。这种结构的SOI IGBT有较好的速度和导通电阻的折衷特性，但是因需外电路专门对阳极辅助栅12加偏置电压，且该偏置电压为浮动电压，故实施制造困难。3 现有技术中的上述横向SOI IGBT，要么关断时间慢，要么导通电阻大，均存在导通电阻和关断时间的折衷处理问题，未能从根本上解决横向SOI IGBT关断时间慢或导通电阻大的缺点。
技术实现思路
本专利技术要解决的技术问题是为了克服现有技术的上述缺点，在提高横向SOI IGBT的关断速度的同时不增加导通电阻，提供一种高速横向SOI绝缘栅双极性晶体管。 为了解决上述技术问题，本专利技术采用的技术方案是一种高速横向SOI绝缘栅双极性晶体管，包括埋氧层、N基区、分别位于N基区两端的阴极区和阳极区以及位于阴极区之上的栅极区，所述阳极区被隔离槽分割为至少一组第一阳极区和第二阳极区，所述第一阳极区包括P+阳极区和阳极，所述P+阳极区贴附于N基区之上，阳极贴附于P+阳极区之上；所述第二阳极区包括P漂移区、^阳极区和阳极，所述P漂移区和N+阳极区贴附于N基区之上，所述P漂移区的两端分别贴附于阴极区和N+阳极区，阳极贴附于N+阳极区之上并与N基区和P漂移区间隔；所述隔离槽使第一阳极的P+阳极区与第二阳极的P漂移区和N+阳极区隔离，所述隔离槽向下延伸到埋氧层；所述阳极区之上还包括场氧化层和阳极场板，所述场氧化层贴附于阳极区之上，所述阳极场板贴附于场氧化层之上并与阳极区的阳极电连接。 上述阴极区包括阴极、P体区和N+阴极区，所述P体区贴附于N基区之上，N+阴极区贴附于P体区之上并与N基区间隔，阴极贴附于P体区和K阴极区的交界处之上并与N基区间隔。 上述栅极区包括栅极和栅氧化层，所述栅氧化层贴附于阴极区之上，所述栅极贴附于栅氧化层之上并与阴极区间隔。 本专利技术的有益效果是由于本专利技术的阳极区采用由第一阳极区和第二阳极区交替排列构成的复合阳极区结构，以下简称为"势垒控制抽出结构"，第一阳极区和第二阳极区通过隔离槽形成电学隔离，利用器件在导通和关断情况下依靠N+阳极区、P漂移区和N基区形成的两个PN结，以及阳极场板和P漂移区的偏置电压的变化，形成不同高度的势垒，以控制阳极区非平衡载流子的抽出，以提高横向SOI IGBT的关断速度。本专利技术一方面避免了阳极短路结构引起的注入效率的下降所导致的导通电阻的增大；另一方面避免了辅助阳极开关结构需外加辅助阳极控制电路的困难。并且本专利技术的结构可与高压CMOs-mros工艺全兼容，不增加工艺难度及成本，具备很强的可实施性。附图说明 图1是现有技术中常规的横向SOI IGBT的结构示意图。 图2是现有技术中阳极短路结构的横向SOI IGBT的结构示意图。 图3是现有技术中辅助阳极开关的横向SOI IGBT的结构示意图。 图4是本专利技术实施例1省略了场氧化层的立体结构示意图。 图5是本专利技术实施例1省略了场氧化层和阳极场板的俯视结构图。 图6是本专利技术实施例1沿图5中A-A剖面的剖视结构示意图。 图7是本专利技术实施例1在关断过程中耗尽区边界示意图。 图8是本专利技术实施例2省略了场氧化层的立体结构示意图。 图9是是本专利技术实施例2省略了场氧化层和阳极场板的俯视结构图。 图10是本专利技术实施例2沿图9中B-B剖面的剖视结构示意图。 附图标记说明阴极1、栅极2、埋氧层3、P体区4、N+阴极区5、N基区6、P漂移区7、隔离槽8、N缓冲区9、P+阳极10、阳极11、阳极辅助栅12、衬底13、场氧化层14、栅氧化层15、阳极场板16、第二 N+阳极区17、耗尽区边界18、 N+阳极区19、阳极辅助栅氧化层20。具体实施例方式下面结合附图和具体实施例对本专利技术作进一步说明。 实施例1 :如图4、图5、图6和图7所示， 一种高速横向SOI绝缘栅双极性晶体管，本实施例为非穿通型(NPT，None-Punch-Through)，包括衬底13、埋氧层3、N基区6、分别位于N基区6两端的阴极区和阳极区以及位于阴极区之上的栅极区，其特征在于，所述阳极区被隔离槽8分割为一组第一阳极区和第二阳极区，所述第一阳极区包括P+阳极区10和阳极11，所述P+阳极区10贴附于N基区6之上，阳极11贴附于P+阳极区10之上；所述第二阳极区包括P漂移区7、 N本文档来自技高网...

【技术保护点】
一种高速横向ＳＯＩ绝缘栅双极性晶体管，包括埋氧层（３）、Ｎ基区（６）、分别位于Ｎ基区（６）两端的阴极区和阳极区以及位于阴极区之上的栅极区，其特征在于，所述阳极区被隔离槽（８）分割为至少一组第一阳极区和第二阳极区，所述第一阳极区包括Ｐ↑［＋］阳极区（１０）和阳极（１１），所述Ｐ↑［＋］阳极区（１０）贴附于Ｎ基区（６）之上，阳极（１１）贴附于Ｐ↑［＋］阳极区（１０）之上；所述第二阳极区包括Ｐ漂移区（７）、Ｎ↑［＋］阳极区（１７）和阳极（１１），所述Ｐ漂移区（７）和Ｎ↑［＋］阳极区（１７）贴附于Ｎ基区（６）之上，所述Ｐ漂移区（７）的两端分别贴附于阴极区和Ｎ↑［＋］阳极区（１７），阳极（１１）贴附于Ｎ↑［＋］阳极区（１７）之上并与Ｎ基区（６）和Ｐ漂移区（７）间隔；所述隔离槽（８）使第一阳极的Ｐ↑［＋］阳极区（１０）与第二阳极的Ｐ漂移区（７）和Ｎ↑［＋］阳极区（１７）隔离，所述隔离槽（８）向下延伸到埋氧层（３）；所述阳极区之上还包括场氧化层（１４）和阳极场板（１６），所述场氧化层（１４）贴附于阳极区之上，所述阳极场板（１６）贴附于场氧化层（１４）之上并与阳极区的阳极（１１）电连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：方健，关旭，陈文锁，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90