本发明专利技术公开了一种多晶硅二极管的串联结构，在版图上相邻两个多晶硅二极管交界处的N型多晶硅和P型多晶硅之上形成多个接触孔引出金属线，所述各接触孔同时位于版图上相邻两个多晶硅二极管交界处的N型多晶硅和P型多晶硅之上，并且所述接触孔上覆盖着第一层金属同所述接触孔引出金属线连接。本发明专利技术的多晶硅二极管的串联结构，能在较小版图占用的情况下实现高的静电电流泄放可靠性。
【技术实现步骤摘要】
本专利技术涉及半导体技术，特别涉及一种多晶硅二极管的串联结构。
技术介绍
由于多晶硅二极管与硅衬底分离，没有衬底效应，寄生电容小，容易多级串联，因 此被应用在射频工艺的输入输出脚的静电保护上。其保护形式通常如图1所示。随着多晶 硅二极管的串联级数的增加，输入输出脚上的寄生电容可以迅速减小。在静电保护中，该多 晶硅二极管只在正向状态导通泄放静电电流，因此该多晶硅二极管的版图面积由正向导通 需要的宽度与每级多晶硅二极管的长度决定。如果要实现较小的寄生电容，需要多级串联， 这时多晶硅二极管的串联结构对版图面积的影响和静电电流的安全泄放也很重要。通常多晶硅二极管的串联结构如图1和图2所示。图1所示的多晶硅二极管的串 联结构，是在相邻两个多晶硅二极管的N型多晶硅和P型多晶硅之上分别形成多个接触孔 引出金属线，然后通过金属层将接触孔引出金属线连接在一起，实现多晶硅二极管的串联， 但图1所示的多晶硅二极管的串联结构，由于需要分别在相邻两个多晶硅二极管之上形成 接触孔，需要有相邻两个多晶硅二极管的N型多晶硅和P型多晶硅的间距以及分别位于其 上的接触孔的包孔尺寸，对版图面积的占用较大。图2所示的多晶硅二极管的串联结构，是 在相邻两个多晶硅二极管的N型多晶硅和P型多晶硅之上直接生成一层金属硅化物，利用 该层金属硅化物实现多晶硅二极管的串联，泄放静电电流，但图2所示的多晶硅二极管的 串联结构，由于该层金属硅化物的电阻较大，而静电保护的泄放电流要求很大，难以保证静 电保护放电时的可靠性，存在一定的失效风险，为降低该层金属硅化物的电阻，需要较大的 连接宽度。
技术实现思路
本专利技术要解决的技术问题是提供一种多晶硅二极管的串联结构，能在较小版图占 用的情况下实现高的静电电流泄放可靠性。为解决上述技术问题，本专利技术的多晶硅二极管的串联结构，在版图上相邻两个多 晶硅二极管交界处的N型多晶硅和P型多晶硅之上形成多个接触孔引出金属线，所述各接 触孔同时位于版图上相邻两个多晶硅二极管交界处的N型多晶硅和P型多晶硅之上，并且 所述接触孔上覆盖着第一层金属同所述接触孔引出金属线连接。可以在版图上相邻两个多晶硅二极管交界处的N型多晶硅和P型多晶硅之上生成 一层金属硅化物，在该层金属硅化物之上形成多个接触孔引出金属线，所述各接触孔同时 位于版图上相邻两个多晶硅二极管交界处的N型多晶硅和P型多晶硅之上，并且所述接触 孔上覆盖着第一层金属同所述接触孔引出金属线连接。在所述第一层金属之上可以形成多个接触孔引出金属线并在该接触孔上覆盖第 二层金属同该接触孔引出金属线连接。本专利技术的多晶硅二极管的串联结构，由于在版图上相邻两个多晶硅二极管交界处的N型多晶硅和P型多晶硅之上形成的各接触孔为长孔，同时位于版图上相邻两个多晶硅 二极管交界处的N型多晶硅和P型多晶硅之上，不需要有相邻两个多晶硅二极管N型多晶 硅和P型多晶的间距，并且没有多晶硅接触孔包孔的尺寸，因此版图面积较小，而且静电电 流在两个多晶硅二极管的串联连接处可以不只通过金属硅化物，还经过其上的接触孔和第 一层金属来泄放，使串联结构的电阻较小，从而提高多晶硅二极管串联结构在大电流下，特 别是静电放电时的可靠性。附图说明下面结合附图和具体实施方式对本专利技术作进一步的详细说明。图1是使用多晶硅二极管的静电保护电路示意图；图2是一种常见多晶硅二极管的串联结构示意图；图3是另一种常见多晶硅二极管的串联结构示意图；图4是本专利技术的多晶硅二极管的串联结构一实施方式示意图；图5是本专利技术的多晶硅二极管的串联结构另一实施方式示意图。具体实施例方式本专利技术的多晶硅二极管的串联结构一实施方式如图4所示，在版图上相邻两个多 晶硅二极管交界处的N型多晶硅和P型多晶硅之上形成多个接触孔引出金属线，所述各接 触孔为长孔，同时位于版图上相邻两个多晶硅二极管交界处的N型多晶硅和P型多晶硅之 上，并且所述接触孔上覆盖着第一层金属同所述接触孔引出金属线连接，该接触孔在所述N 型多晶和P型多晶上的覆盖在满足工艺要求下，尽量覆盖较大的面积。本专利技术的多晶硅二极管的串联结构另一实施方式如图5所示，在版图上相邻两个 多晶硅二极管交界处的N型多晶硅和P型多晶硅之上生成一层金属硅化物，在该层金属硅 化物之上形成多个接触孔引出金属线，所述各接触孔为长孔，同时位于版图上相邻两个多 晶硅二极管交界处的N型多晶硅和P型多晶硅之上，并且所述接触孔上覆盖着第一层金属 同所述接触孔引出金属线连接，该接触孔在所述N型多晶和P型多晶上的覆盖在满足工艺 要求下，尽量覆盖较大的面积。可以在上述多晶硅二极管的串联结构的第一层金属之上形成多个接触孔引出金 属线并在该接触孔上覆盖第二层金属同该接触孔引出金属线连接，进一步降低多晶硅二极 管的串联结构导通电阻。可以继续在该结构上堆叠放置接触孔和其它金属，进一步降低导 通电阻。本专利技术的多晶硅二极管的串联结构，由于在版图上相邻两个多晶硅二极管交界处 的N型多晶硅和P型多晶硅之上形成的各接触孔为长孔，同时位于版图上相邻两个多晶硅 二极管交界处的N型多晶硅和P型多晶硅之上，不需要有相邻两个多晶硅二极管N型多晶 硅和P型多晶的间距，并且没有多晶硅接触孔包孔的尺寸，因此在版图面积上比图2所示的 常见多晶硅二极管的串联结构要小，而与图3所示的常见多晶硅二极管的串联结构相比， 本专利技术的多晶硅二极管的串联结构，静电电流在两个多晶硅二极管的串联连接处可以不只 通过金属硅化物，还经过其上的接触孔和第一层金属来泄放，使串联结构的电阻较小，从而 提高多晶硅二极管串联结构在大电流下，特别是静电放电时的可靠性，由此本专利技术的多晶硅二极管的串联结构能在较小版图占用的情况下实现高的静电电流泄放可靠性。权利要求1.一种多晶硅二极管的串联结构，其特征在于，在版图上相邻两个多晶硅二极管交界 处的N型多晶硅和P型多晶硅之上形成多个接触孔引出金属线，所述各接触孔同时位于版 图上相邻两个多晶硅二极管交界处的N型多晶硅和P型多晶硅之上，并且所述接触孔上覆 盖着第一层金属同所述接触孔引出金属线连接。2.根据权利要求1所述的多晶硅二极管的串联结构，其特征在于，在版图上相邻两个 多晶硅二极管交界处的N型多晶硅和P型多晶硅之上生成一层金属硅化物，在该层金属硅 化物之上形成多个接触孔引出金属线，所述各接触孔同时位于版图上相邻两个多晶硅二极 管交界处的N型多晶硅和P型多晶硅之上，并且所述接触孔上覆盖着第一层金属同所述接 触孔引出金属线连接。3.根据权利要求1或2所述的多晶硅二极管的串联结构，其特征在于，在所述第一层金 属之上形成多个接触孔引出金属线并在该接触孔上覆盖第二层金属同该接触孔引出金属 线连接。全文摘要本专利技术公开了一种多晶硅二极管的串联结构，在版图上相邻两个多晶硅二极管交界处的N型多晶硅和P型多晶硅之上形成多个接触孔引出金属线，所述各接触孔同时位于版图上相邻两个多晶硅二极管交界处的N型多晶硅和P型多晶硅之上，并且所述接触孔上覆盖着第一层金属同所述接触孔引出金属线连接。本专利技术的多晶硅二极管的串联结构，能在较小版图占用的情况下实现高的静电电流泄放可靠性。文档编号H01L23/52GK102130121SQ20101002731公开日2011年7月20日 申请日期2010年1月20日 优先权日2本文档来自技高网...
【技术保护点】
１．一种多晶硅二极管的串联结构，其特征在于，在版图上相邻两个多晶硅二极管交界处的Ｎ型多晶硅和Ｐ型多晶硅之上形成多个接触孔引出金属线，所述各接触孔同时位于版图上相邻两个多晶硅二极管交界处的Ｎ型多晶硅和Ｐ型多晶硅之上，并且所述接触孔上覆盖着第一层金属同所述接触孔引出金属线连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：高翔，苏庆，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。