多路信号发生器制造技术

本发明专利技术公开了一种多路信号发生器，其包括一个具有时钟单元27的控制系统20、以及相互独立的一个第一通道单元28和一个第二通道单元29，第一通道单元28通过一个第一隔离单元271连接到控制系统20，第二通道单元29通过一个第二隔离单元272连接到控制系统20，第一通道单元28包括一个连接到第一隔离单元271的第一状态控制端287，第二通道单元29包括一个连接到第二隔离单元272的第二状态控制端297，控制系统20包括一个连接到第一隔离单元271和第二隔离单元272的同步控制端261，在第一状态控制端287输出一个第一状态信号、第二状态控制端297输出一个第二状态信号之后，同步控制端261输出一个同步输出信号。本发明专利技术多路信号发生器多个通道之间电气隔离，可以达到高频输出的要求。

【技术实现步骤摘要】

本专利技术涉及一种多路信号发生器，特别涉及一种多个通道可以独立输出，也可以 耦合输出的多路信号发生器。
技术介绍
信号发生器作为常见的激励源，已经被广泛的应用到科学研究以及工业工程领 域。当需要获得波形相同、频率相同、具有固定相位差的多路信号时，就需要使用多路信号 发生器。公开号为CN1831M1A的名称为“一种多路同步正弦信号发生器”的中国专利申请 公开说明书公开了一种多路信号发生器。请参照图1，该专利公开的多路信号发生器1包括 一个直接数字合成时钟源1、一个波形存储器2、一个接口控制电路3、一个控制器4和多个 数字模拟转换通道5。控制器4分别与直接数字合成时钟源1和接口控制电路3的输入端 相接，控制直接数字合成时钟源1产生频率可调的时钟信号，该时钟信号经过接口控制电 路3与多个数字模拟转换通道5相接，多个数字模拟转换通道5与接口控制电路3的输出 端相接，波形存储器2输出的波形经过接口控制电路3接至多个数字模拟转换通道5 ；在控 制器4的控制下，通过接口控制电路3控制多个数字模拟转换通道5中的数字模拟转换器， 依次、循环转换波形存储器2中存储的数据或数据的起始位置或整数抽取波形存储器2中 的数据。请参照图2，直接数字合成时钟源1由DDS芯片11、晶体振荡器12、控制器接口 13、 低通滤波器14和低通滤波器15组成，DDS芯片11可以采用ADI公司的系列DDS芯片，如 AD9852等，多路信号发生器1中采用AD9852，AD9852是合成频率可调时钟源的核心，晶体 振荡器12为AD9852提供参考时钟，控制器4通过控制器接口 13调节AD9852产生的时钟 频率，低通滤波器14和低通滤波器15用来滤掉AD9852输出信号的高次谐波，并将输出信 号连接到AD9852中集成的比较器的输入端，比较器的输出端产生多路信号发生器1所需要 的频率可调的时钟信号。请参照图3，接口控制电路3采用FPGA来实现，它包括时钟分 配电路6、波形数据缓存器7和波形存储器读写控制电路8，时钟分配电路6为多个数字模 拟转换通道5中的数字模拟转换器提供时钟信号，控制器4通过波形存储器读写控制电路 8读写波形存储器2中的数据，在控制器4的控制下，将波形存储器2中的数据经过波形数 据缓存器7输出到多个数字模拟转换通道5。该多路信号发生器1虽然能够实现多路信号的输出，但是却存在着以下问题1.由于多个数字模拟转换通道5都是从波形存储器2经过波形数据缓存器7读 取，因此多个数字模拟转换通道5只能输出同样的波形，例如只能同时输出正弦波；2.由于多路信号发生器1是利用直接数字合成时钟源1产生频率可变时钟信号， 硬件结构复杂，进而容易受到干扰；3.由于多路信号发生器1是利用直接数字合成时钟源1产生频率可变时钟信号， 再通过时钟分配电路6分配到多个数字模拟转换通道5，因此多个数字模拟转换通道5只能4以同样的频率输出波形。4.多个数字模拟转换通道5之间并不是电气隔离的，在输出波形频率较高的情况 下，多个数字模拟转换通道5之间容易发生干扰，导致输出波形失真，很难达到高频要求。
技术实现思路
为了解决现有技术多路信号发生器多个通道之间电气不隔离的问题，本专利技术提供 一种多个通道之间隔离的多路信号发生器。一种多路信号发生器，包括一个具有时钟单元的控制系统、以及相互独立的一个 第一通道单元和一个第二通道单元，所述第一通道单元通过一个第一隔离单元连接到所述 控制系统，所述第二通道单元通过一个第二隔离单元连接到所述控制系统，所述第一通道 单元包括一个连接到所述第一隔离单元的第一状态控制端，所述第二通道单元包括一个连 接到所述第二隔离单元的第二状态控制端，所述控制系统包括一个连接到第一隔离单元和 第二隔离单元的同步控制端，在所述第一状态控制端输出一个第一状态信号、所述第二状 态控制端输出一个第二状态信号之后，所述控制系统的同步控制端输出一个同步输出信 号。本专利技术的多路信号发生器由于其第一通道单元和第二通道单元之间相互独立而 没有电气连接，第一通道单元与控制系统之间通过第一隔离单元连接，第二通道单元与控 制系统之间通过第二隔离单元连接，使得第一通道单元与第二通道单元之间的干扰较小， 通道单元与控制系统之间的干扰也较小，进而可以达到输出高频信号的要求的同时。又由 于设置了第一状态控制端、第二状态控制端以及同步控制端，使得在第一通道单元和第二 通道单元在电气隔离的情况下仍然能够实现较佳的同步输出。附图说明图1是现有技术信号发生器的结构示意图。图2是图1所示现有技术信号发生器的直接数字合成时钟源1的结构示意图。图3是图1所示现有技术信号发生器的接口控制电路3的结构示意图。图4是本专利技术一较佳实施方式的多路信号发生器2的结构示意图。图5是图4所示多路信号发生器2的工作原理流程图。具体实施例方式下面介绍本专利技术多路信号发生器的一较佳实施方式。请参考图4，本专利技术一较佳实施方式的多路信号发生器2包括一个控制系统20、两 个隔离单元271、272、相互独立的一个第一通道单元28和一个第二通道单元四。控制系统20包括一个控制单元21、一个波形存储单元22、一个暂存单元23、一个 显示单元对、一个输入单元25、一个接口单元沈和一个时钟单元27。控制单元21分别连 接到波形存储模块22、暂存单元23、显示单元M、输入单元25和接口单元沈，第一通道单元28包括一个波形处理单元观1、一个外部存储器282和一个数模转 换单元观3，波形处理单元281分别连接到外部存储器282和数模转换单元观3。波形处理 单元281具有一个内部存储器观5，内部存储器285和外部存储器282 —起构成波形处理单元观1的储存单元。第二通道单元四包括一个波形处理单元四1、一个外部存储器292和一个数模转 换单元四3，波形处理单元291分别连接到外部存储器22和数模转换单元四3。波形处理 单元291具有一个内部存储器四5，内部存储器295和外部存储器292 —起构成波形处理单 元的储存单元。接口单元沈分别连接到隔离单元271、272，时钟单元27的输出端被分成两路分别 连接到两个隔离单元271、272，隔离单元271连接到波形处理单元观1，隔离单元272连接 到波形处理单元四1。这样，使得控制单元21、时钟单元27和第一通道单元28之间的信号 需要经过隔离单元271的隔离，控制单元21、时钟单元27和第二通道单元四之间的信号需 要经过隔离单元272的隔离，而第一通道单元28与第二通道单元四之间没有电连接，即第 一通道单元观与第二通道单元四之间没有相连的同步信号线、时钟信号线等其他除隔离 单元271、272外直接连接第一通道单元观与第二通道单元四的线路，因此实现了第一通 道单元28与第二通道单元四的相互独立。第一波形处理单元281包括一个第一状态控制端287和一个第一同步接收端观8， 第一状态控制端287和第一同步接收端288分别连接到隔离单元271。第二波形处理单元 291包括一个第二状态控制端297和一个第二同步接收端四8。第二状态控制端297和第二 同步接收端298分别连接到隔离单元272。接口单元沈包括一个同步控制端沈1、一个第 一状态接收端263和一个第二状态接收端沈5，同步控制端被分为两路同时连接到隔离 单本文档来自技高网...

【技术保护点】
１．一种多路信号发生器，其包括：一个具有时钟单元的控制系统、以及相互独立的一个第一通道单元和一个第二通道单元，其特征在于：所述第一通道单元通过一个第一隔离单元连接到所述控制系统，所述第二通道单元通过一个第二隔离单元连接到所述控制系统，所述第一通道单元包括一个连接到所述第一隔离单元的第一状态控制端，所述第二通道单元包括一个连接到所述第二隔离单元的第二状态控制端，所述控制系统包括一个连接到第一隔离单元和第二隔离单元的同步控制端，在所述第一状态控制端输出一个第一状态信号、所述第二状态控制端输出一个第二状态信号之后，所述控制系统的同步控制端输出一个同步输出信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：王悦，王铁军，李维森，
申请(专利权)人：北京普源精电科技有限公司，
类型：发明
国别省市：11