本发明专利技术是有关于一种降低功率消耗的通用序列汇流排装置，其包括：通用序列汇流排电路；监控单元以及系统工作时脉产生器，其中监控单元用以监控通用序列汇流排电路所产生的起始讯框(Start?of?Frame，SOF)信号并据此产生时脉控制信号，而系统工作时脉产生器则可以读取时脉控制信号及时脉产生单元输出的时脉信号，以产生系统工作时脉信号。借由监控单元监控起始讯框信号，以作为是否停止系统工作时脉信号的判断依据，进而适时使通用序列汇流排装置进入省电模式以降低功率消耗。
【技术实现步骤摘要】
本专利技术涉及一种降低功率消耗的通用序列汇流排装置，特别是涉及一种应用于通 用序列汇流排装置闲置时降低功率消耗之通用序列汇流排装置。
技术介绍
为符合市场脉动，通用序列汇流排(Universal Serial Bus，USB)装置更是以高速 率及低价格为技术导向，但随着各种无线通讯产品的诞生，节能省电更成为通用序列汇流 排相关产品的发展趋势之一。图1是现有习知的通用序列汇流排装置的示意图。图2是现有习知的通用序列汇 流排装置的时脉波形示意图。如图1所示，现有习知的通用序列汇流排装置，具有一通用序列汇流排实体单元 10 (PHY)、一通用序列汇流排传输介面单元20、一讯框资讯单元30、一时脉产生单元40及至 少一应用功能模块50。通用序列汇流排实体单元10用以接收外部资料信号，并经由通用序列汇流排传 输介面单元20，将外部资料信号转译后的起始讯框信号传送至讯框资讯单元30，并且通用 序列汇流排传输介面单元20是根据时脉产生单元40所产生的时脉信号CLK以安排传输起 始讯框信号的时程，因此讯框资讯单元30便可依此时程将起始讯框信号送至应用功能模 块50。当通用序列汇流排装置应用于存储卡(memory card)读取系统时，应用功能模块50可以包括存储器控制单元50a、存储卡控制单元50b、中央处理器单元50c......等，而由于时脉产生单元40所产生的时脉信号CLK就是应用功能模块50的系统工作时脉信号CLK_ SYS,因此如图2所示，系统工作时脉信号CLK_SYS便会与时脉信号CLK的信号波形完全一致。目前一般通用序列汇流排装置为了达到省电节能的功效，可利用一侦测电路模块 及一制动器来侦测通用序列汇流排装置的工作状态，例如可利用侦测电路模块侦测通用序 列汇流排装置的闲置电流，并传递制动讯息至制动器以达到降低工作电流的效果。但相对 地，整体电路将会变得十分复杂，并且侦测电路模块的侦测灵敏性更会影响了省电节能的 效果，而愈加灵敏的侦测电路模块却也需要更昂贵的造价。但是在不使用或不启动侦测电路模块及制动器的情况下，因为当现有习知的通用 序列汇流排装置操作在正常模式时，讯框资讯单元30仍会持续输出起始讯框信号，并使得 通用序列汇流排装置无法进入省电模式，工作电流也仍然持续维持着并且无法降低，以导 致造成不必要的电力耗损。由此可见，上述现有的通用序列汇流排装置在使用上，显然仍存在有不便与缺陷， 而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之 道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及 方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的降低功率消耗的通用序列汇流排装置，实属当前重要研发课题之一，亦成为当前业界极需改 进的目标。
技术实现思路
本专利技术的目的在于，提供一种新的降低功率消耗的通用序列汇流排装置，所要解 决的技术问题是使其借由监控模组的设置，用以即时侦测通用序列汇流排装置的闲置状 态，以适时使通用序列汇流排装置进入省电模式以降低功率消耗。本专利技术的另一目的在于，提供一种新的降低功率消耗之通用序列汇流排装置，利 用监控模块的设置，以简化通用序列汇流排装置的电路结构。本专利技术的再一目的在于，而提供一种新的降低功率消耗之通用序列汇流排装置， 借由侦测通用序列汇流排装置中的起始讯框信号，作为是否停止系统工作时脉信号的判断 依据，以自动使通用序列汇流排装置进入省电模式。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出 的一种降低功率消耗的通用序列汇流排装置，其包括一通用序列汇流排电路，至少具有一 通用序列汇流排实体单元、一通用序列汇流排传输介面单元、一讯框资讯单元、一时脉产生 单元及至少一应用功能模块；一监控单元，其监控该讯框资讯单元输出的一起始讯框信号 以产生一时脉控制信号；以及一系统工作时脉产生器，其分别读取该时脉控制信号及该时 脉产生单元输出的时脉信号，以产生一系统工作时脉信号并输出至任一该应用功能模块的 时脉输入端。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的降低功率消耗的通用序列汇流排装置，其中所述的应用功能模块至少包括 一存储卡控制单元、一存储器控制单元及一中央处理器单元，且该系统工作时脉信号是输 出至该存储卡控制单元、该存储器控制单元及该中央处理器单元的时脉输入端。前述的降低功率消耗的通用序列汇流排装置，其中所述的存储卡控制单元是一 SD 卡控制单元、一 MS卡控制单元、一 MSPRO卡控制单元、一 CF卡控制单元、一 xD卡控制单元、 一 MMC卡控制单元、一 Smart卡控制单元、一 SM卡控制单元或其组合。前述的降低功率消耗的通用序列汇流排装置，其中所述的应用功能模块至少包括 一集线器(HUB)控制单元、一中央处理器单元及一存储器控制单元，且该系统工作时脉信 号输出至该集线器控制单元、该中央处理器单元及该存储器控制单元的时脉输入端。前述的降低功率消耗的通用序列汇流排装置，其中所述的监控单元具有一起始 讯框计数器，其接收该起始讯框信号并累加输出一累加讯框数值；以及一闲置时间比较器， 其接收该累加讯框数值并与一预设闲置数值相比较，以产生该时脉控制信号。前述的降低功率消耗的通用序列汇流排装置，其中所述的讯框资讯单元输出一起 始讯框重置信号至该起始讯框计数器，以使该累加讯框数值归零。本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本专利技术提出的 一种降低功率消耗之通用序列汇流排装置，其包括一通用序列汇流排电路，至少具有一通 用序列汇流排实体单元、一通用序列汇流排传输介面单元、一讯框资讯单元、一时脉产生单 元、一存储卡控制单元、一存储器控制单元及一中央处理器单元；一监控单元，其监控该讯 框资讯单元输出的一起始讯框信号(SOF)以产生一时脉控制信号；以及一系统工作时脉产生器，其分别读取该时脉控制信号及该时脉产生单元输出的时 脉信号，以产生一系统工作时脉信号并输出至该存储卡控制单元、该存储器控制单元及该 中央处理器单元的时脉输入端。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的降低功率消耗的通用序列汇流排装置，其中所述的存储卡控制单元是一 SD 卡控制单元、一 MS卡控制单元、一 MSPRO卡控制单元、一 CF卡控制单元、一 xD卡控制单元、 一 MMC卡控制单元、一 Smart卡控制单元、一 SM卡控制单元或其组合。前述的降低功率消耗的通用序列汇流排装置，其中所述的监控单元具有一起始 讯框计数器，其接收该起始讯框信号并累加输出一累加讯框数值；以及一闲置时间比较器， 其接收该累加讯框数值并与一预设闲置数值相比较，以产生该时脉控制信号。前述的降低功率消耗的通用序列汇流排装置，其中所述的讯框资讯单元输出一起 始讯框重置信号至该起始讯框计数器，以使该累加讯框数值归零。本专利技术的目的及解决其技术问题另外再采用以下技术方案来实现。依据本专利技术提 出的一种降低功率消耗之通用序列汇流排装置，其包括一通用序列汇流排电路，至少具有 一通用序列汇流排实体单元、一通用序列汇流排传输介面单元、一讯框资讯单元、一时脉产 生单元、一集线器(HUB)控制单元、一中央处理器单元本文档来自技高网...
【技术保护点】
１．一种降低功率消耗的通用序列汇流排装置，其特征在于其包括：一通用序列汇流排电路，至少具有一通用序列汇流排实体单元、一通用序列汇流排传输介面单元、一讯框资讯单元、一时脉产生单元及至少一应用功能模块；一监控单元，其监控该讯框资讯单元输出的一起始讯框信号以产生一时脉控制信号；以及一系统工作时脉产生器，其分别读取该时脉控制信号及该时脉产生单元输出的时脉信号，以产生一系统工作时脉信号并输出至任一该应用功能模块的时脉输入端。
【技术特征摘要】
【专利技术属性】
技术研发人员：张琦栋，陈正坤，姜健强，
申请(专利权)人：安国国际科技股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。