本发明专利技术公开了一种双极晶体管的集电区和集电区埋层的制造工艺方法，一方面以离子注入和退火工艺制造赝埋层(21)即集电区埋层，赝埋层(21)的面积较小，因而后续工艺中不再需要深槽隔离结构对赝埋层(21)进行分割。另一方面，本发明专利技术以离子注入工艺制造掺杂区(23)即集电区，取代了成本较高的外延工艺。本发明专利技术简化了制造方法，从而节约了制造成本。
【技术实现步骤摘要】
本专利技术涉及一种双极晶体管(BJT)，特别是涉及一种双极晶体管的集电区。
技术介绍
请参阅图1，这是一个双极晶体管。PNP双极晶体管与NPN双极晶体管的结构相同， 只是各部分结构的掺杂类型相反，下面以NPN双极晶体管为例进行介绍。在ρ型硅片衬底 10之上具有一个η型重掺杂埋层11，η型重掺杂埋层11之上是η型外延层12 (掺杂浓度 比埋层11小，通常为中、低掺杂)。η型外延层12中有多个浅槽隔离(STI)结构13a、13b、 13c、13d，这些浅槽隔离结构的底部均与埋层11相接触。η型外延层12中、且在浅槽隔离结 构13a、13b或者13c、13d之间有η型重掺杂区14，其连接集电极引出端C。η型外延层12 之上是P型的基区15，基区15为导体材料，例如硅、硅锗合金等，其连接基极引出端B。基 区15之上是η型掺杂的T形多晶硅栅极16，其连接发射极引出端Ε。其中，η型的栅极16、 P型的基区15、η型的埋层11在垂直方向上构成了 NPN双极晶体管。图1所示的双极晶体管中，浅槽隔离结构1 和13c之间的η型外延层12为双极 晶体管的集电区，该集电区通过η型重掺杂埋层11 (即集电区埋层)、η型重掺杂区14连接 到集电极引出端C。现有方法制造的集电区埋层面积较大，其与ρ型衬底10之间的寄生电 容也较大。通常在整个双极晶体管器件最外围的浅槽隔离结构13a、13d的下方通常还有深 槽隔离结构130a、130d。深槽隔离结构130a、130d从η型重掺杂埋层11深入至ρ型衬底10 之中，对η型重掺杂埋层11进行分割，从而减小集电区埋层和P型衬底10之间的结面积， 进而降低两者之间的寄生电容。图1所示的双极晶体管结构仅为原理示意，实际制造中可能有各部分的结构变 化。上述包括如下步骤第1步，在ρ型硅片衬底10上以离子注入工艺注入η型杂质，常用的η型杂质如 磷(P)、砷(As)、锑(Sb)等，从而在衬底10中形成η型重掺杂埋层11即集电区埋层；第2步，在η型重掺杂埋层11之上外延生长一层η型外延层12 (即淀积一层η型 单晶硅12)，其掺杂浓度比η型重掺杂埋层11小；第3步，在硅片中以浅槽隔离(STI)工艺刻蚀浅沟槽，所述浅沟槽深度通常小于 2 μ m，即图1中浅槽隔离结构13a、13b、13c、13d所占据的位置；接着在整个双极晶体管器件最外围的浅沟槽底部再刻蚀深沟槽，所述深沟槽的深 度通常大于7 μ m，即图1中深槽隔离结构130a、130d所占据的位置；接着在所述深沟槽中填充介质，例如填充多晶硅等，形成深槽隔离结构130a、 130d ；接着在所述浅沟槽中填充介质，例如填充氧化硅(SiO2)等，形成浅槽隔离结构 13a、13b、13c、13d ；其中，在浅槽隔离结构13b、13c之间的η型外延层12即为集电区。上述双极晶体管的集电区和集电区埋层的制造方法具有如下缺点。其一，在ρ型 硅片衬底10上淀积一层η型单晶硅12的成本较高。其二，深槽隔离结构130a、130d的深 度通常在7 μ m以上，其刻蚀和填充工艺复杂且成本较高。
技术实现思路
本专利技术所要解决的技术问题是提供一种双极晶体管的集电区和集电区埋层的制 造工艺方法，其中既没有埋层制造工艺，也没有外延工艺。为解决上述技术问题，本专利技术 包括如下步骤第1步，在硅衬底20中以浅槽隔离工艺刻蚀浅沟槽20a、20b，，所述浅沟槽的深度 小于2 μ m ；第2步，在所述浅沟槽20a、20b的底部以离子注入工艺注入η型杂质，从而在衬底 20中接近所述浅沟槽20a、20b底部的区域形成η型掺杂区21a、21b ；第3步，在所述浅沟槽20a、20b中填充介质，形成浅槽隔离结构22a、22b ；第4步，对硅片进行高温退火工艺，所述掺杂区21a、21b横向扩散并在所述浅槽隔 离结构22a、22b之间相连接形成赝埋层21 ；所述赝埋层21即所述双极晶体管的集电区埋层；第5步，对在赝埋层21之上且在浅槽隔离结构22a、22b之间的衬底20以离子注 入工艺进行一次或多次的杂质注入，从而将赝埋层21之上且在浅槽隔离结构22a、22b之间 的衬底20变为掺杂区23 ；所述掺杂区23即所述双极晶体管的集电区，其掺杂浓度小于赝埋层21的掺杂浓度。本专利技术一方面以离子注入和退火工艺制造赝埋层21 (即集电区埋层)，赝埋层21 的面积较小，因而后续工艺中不再需要深槽隔离结构对赝埋层21进行分割。另一方面，本 专利技术以离子注入工艺制造掺杂区23 (即集电区)，取代了成本较高的外延工艺。附图说明图1是一种现有的双极晶体管的结构示意图；图2是本专利技术双极晶体管的集电区和集电区埋层的结构示意图；图3a 图3d是本专利技术双极晶体管的集电区和集电区埋层制造工艺方法的各步骤 示意图；图4是本专利技术所制造的集电区埋层的杂质浓度示意图。图中附图标记说明10为ρ型硅片衬底；11为η型重掺杂埋层；12为η型外延层；13a、1北、13c、13d为 浅槽隔离结构；130a、130d为深槽隔离结构；14为η型重掺杂区；15为基区；16为栅极；C为 集电极引出端；B为基极引出端；E为发射极引出端；20为硅衬底；20a、20b为浅沟槽；21a、 21b为掺杂区；21为赝埋层；2h、22b为浅槽隔离结构；23为掺杂区。具体实施例方式请参见图2，本专利技术双极晶体管的硅衬底20中包括浅槽隔离结构22a、22b，浅槽隔离结构2h、22b之间为所述双极晶体管的集电区；赝埋层21，在浅槽隔离结构22a、22b的底部，且在浅槽隔离结构22a、22b之间连续 (即连为一体而不是独立的两块)，所述赝埋层21为所述双极晶体管的集电区埋层；掺杂区23，即赝埋层21之上且在浅槽隔离结构2h、22b之间的硅片，所述掺杂区 23的掺杂浓度小于所述赝埋层21的掺杂浓度，所述掺杂区23为所述双极晶体管的集电区。对于NPN双极晶体管，所述硅衬底10为ρ型，赝埋层21和掺杂区23均为η型。对于PNP双极晶体管，所述硅衬底10为η型，赝埋层21和掺杂区23均为ρ型。本专利技术包括如下步骤(以NPN 双极晶体管为例进行介绍，PNP双极晶体管只需将掺杂类型变为相反即可)第1步，请参阅图&，在ρ型硅衬底20中以浅槽隔离工艺刻蚀浅沟槽20a、20b，这些 浅沟槽的深度均小于2 μ m。从俯视角度看，浅沟槽20a、20b例如属于一个矩形沟槽的两条边。通常浅槽隔离(STI)工艺刻蚀浅沟槽时具体包括第1. 1步，在硅片表面热氧化生长一层氧化层，称为隔离氧化层，用来保护有源区 在去除氮化硅时免受化学玷污。第1. 2步，在硅片表面淀积一层氮化硅，氮化硅是一种坚固的掩膜材料，用来在填 充沟槽时保护有源区，以及在化学机械抛光(CMP)时充当阻挡层。第1. 3步，在硅片表面旋涂光刻胶，曝光、显影后形成刻蚀窗口。第1. 4步，在刻蚀窗口中刻蚀掉氮化硅、隔离氧化层、部分硅，形成浅沟槽。图3a中覆盖在硅衬底00)表面的硬掩膜(30)就是上述第1. 1步、1. 2步中的氮 化硅和氧化硅。第2步，请参阅图北，在浅沟槽20a、20b的底部以离子注入工艺注入η型杂质，从 而在衬底10中接近浅沟槽20a、20b底部的区域形成η型重掺杂区21a、21b。此时的两个掺 杂区21a、21b通常还没有在浅沟槽本文档来自技高网...
【技术保护点】
１．一种双极晶体管的集电区和集电区埋层的制造工艺方法，其特征是，包括如下步骤：第１步，在硅衬底（２０）中以浅槽隔离工艺刻蚀浅沟槽（２０ａ）、（２０ｂ）；所述浅沟槽的深度小于２μｍ；第２步，在所述浅沟槽（２０ａ）、（２０ｂ）的底部以离子注入工艺注入杂质，从而在衬底（２０）中接近所述浅沟槽（２０ａ）、（２０ｂ）底部的区域形成掺杂区（２１ａ）、（２１ｂ）；第３步，在所述浅沟槽（２０ａ）、（２０ｂ）中填充介质，形成浅槽隔离结构（２２ａ）、（２２ｂ）；第４步，对硅片进行高温退火工艺，所述掺杂区（２１ａ）、（２１ｂ）横向扩散并在所述浅槽隔离结构（２２ａ）、（２２ｂ）之间相连接形成赝埋层（２１）；所述赝埋层（２１）为所述双极晶体管的集电区埋层；第５步，对在赝埋层（２１）之上且在浅槽隔离结构（２２ａ）、（２２ｂ）之间的衬底（２０）以离子注入工艺进行一次或多次的杂质注入，从而将赝埋层２１之上且在浅槽隔离结构（２２ａ）、（２２ｂ）之间的衬底（２０）变为掺杂区（２３）；所述掺杂区（２３）的掺杂浓度小于赝埋层（２１）的掺杂浓度所述掺杂区（２３）为所述双极晶体管的集电区。
【技术特征摘要】
【专利技术属性】
技术研发人员：邱慈云，朱东园，范永洁，钱文生，陈帆，徐炯，张海芳，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。