用于线路修复的连线方法技术

本发明专利技术公开了一种用于线路修复的连线方法；包括以下步骤：步骤一、在需要修复的指定金属线位置的绝缘膜上方开小窗口；步骤二、取刻蚀窗的一侧宽边固定，将长边拉长，宽边大小不变，进行深度0.1-0.5微米的刻蚀，如果刻蚀窗确定位置有金属线露出，有则停止刻蚀，无则再次固定之前的宽边，长度继续拉长后再进行深度0.1-0.5微米的刻蚀；如此循环，直到金属线外露；步骤三、从外露金属线位置沿阶梯镀上一条长度等于连线距离的铂金，实现连线。本发明专利技术提高了线路修复的速度和成功率，也省去了一些价格昂贵的耗材的使用，极大加快了芯片问题调试的进度。

【技术实现步骤摘要】

本专利技术涉及一种半导体线路修复方法，具体涉及一种半导体芯片调试及失效分析 中用到的线路修复技术。
技术介绍
目前，半导体线路修复领域常用的聚焦粒子束电子显微镜FIB(R)Cused Ion Beam)的直接刻蚀单一窗口连线法，存在以下的问题1.当需修复的金属线距硅片表面有2层以上金属层和绝缘层(或1微米以上的高 度时)，由于落差较大，当镀钼时，会出现接触不好，造成大阻抗或完全没连上的情况，表现 为(1)当窗口较小时，钼的垫积过程类似半导体工艺的金属溅射填空，高宽比越大孔中间 缝隙很大，导致电阻很大，甚至中间的缝隙直接截断了钼的上下连接，(2)窗口较大时，可以 通过加长时间垫积完成互联，但是大窗口容易导致非目标金属线的外露，很容易形成意外 的短接；图1是问题1的侧面观察图。2.窗口会控制大一些时，而同层金属线比较密集时，窗口大就会暴露其他非目标 金属线，做互联时就容易产生意外短路。FIB可以配备专门的绝缘膜垫积配件，该配件价格 在3000美金左右，使用寿命60小时。图2所示的是问题2的侧面观察图，其高宽比越大， 缝隙越大，以至于填充的钼不连续，造成高阻抗或断路。即使选用小图形的标准来镀金属，镀出的钼金属条还是容易把临近的金属线也连 接起来，这是由FIB镀金属的方式和特点决定。
技术实现思路
本专利技术所要解决的技术问题是提供一种，其它可以提高 线路修复的成功率，降低线路修复的成本。为了解决以上技术问题，本专利技术提供了一种；包括以下 步骤步骤一、在需要修复的指定金属线位置的绝缘膜上方开小窗口 ；步骤二、取刻蚀窗的 一侧宽边固定，将长边拉长，宽边大小不变，进行深度0. 1-0. 5微米的刻蚀，如果刻蚀窗确 定位置有金属线露出，有则停止刻蚀，无则再次固定之前的宽边，长度继续拉长后再进行深 度0. 1-0. 5微米的刻蚀；如此循环，直到金属线外露；步骤三、从外露金属线位置沿阶梯镀 上一条长度等于连线距离的钼金，实现连线。本专利技术的有益效果在于提高了线路修复的成功率，极大加快了芯片问题调试的 进度，表现在解决芯片线路修复中的深层次金属线以及同层高密度金属线间的互联，实现 低阻抗互联以及避免不同电路间的意外短路，最终提高芯片初期设计时的电流功能调试以 及芯片后期失效分析的速度。在聚焦粒子束电子显微镜工艺FIB中避免了使用昂贵的绝缘 膜垫积部件，节约成本。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细说明。图1是
技术介绍
所述问题1的侧面示意图；图2是
技术介绍
所述问题2的侧面示意图；图3是本专利技术实施例所述步骤二完成后的结构剖面侧视图；图4是本专利技术实施例所述步骤三完成后的结构剖面侧视图；图5是本专利技术实施例所述步骤二中开出第一个窗口的俯视图；图6是本专利技术实施例所述步骤二中开出后续窗口的俯视图；图7是本专利技术实施例所述步骤三完成后的结构俯视图；图8是本专利技术实施例所述确定开窗口位置的俯视图；图9是本专利技术实施例所述确定开窗口位置的剖面侧视图；图10是本专利技术实施例所述步骤二中开出第一个窗口的俯视图；图11是本专利技术实施例所述步骤二中开出第一个窗口的剖面侧视图；图12是本专利技术实施例所述步骤二中开出第二个窗口的俯视图；图13是本专利技术实施例所述步骤二中开出第二个窗口的剖面侧视图；图14是本专利技术实施例所述步骤二中开出后续窗口的俯视图；图15是本专利技术实施例所述步骤二中开出后续窗口的剖面侧视图；图16是本专利技术实施例所述步骤三中金属连线的俯视图；图17是本专利技术实施例所述步骤三中金属连线的剖面侧视图；图18是本专利技术实施例所述方法的流程图。具体实施例方式聚焦粒子束电子显微镜FIB (incused Ion Beam)其使用聚焦后的镓正离子束作 为入射粒子(或叫一次离子)撞击样品表面，通过收集二次电子成像，又由于镓离子的原 子量大，加速后动能大，所以有很好的溅射刻蚀功能，再配合上合适的气体系统就能实现包 括选择性刻蚀、垫积特定材料等辅助功能。它常配备的气体系统是Pt-Dep (钼金属垫积系 统)，IEE (选择性增强刻蚀)，I-d印(绝缘膜垫积)等；工作时，气体喷在样品表面，离子束 轰击FIB设定图形时，既对样品表面直接刻蚀，也将部分气体原子撞击到样品表面；通过调 整合适的参数，可以用Pt-cbp垫积上一层钼金属膜，用I-cbp垫积上绝缘膜，用IEE加强刻 蚀速率。FIB常见用途有断面精细切割、成像(包括电压衬度像)、透射电镜制样、线路修复 等，本专利用到FIB的线路修复功能。修复功能包括开窗口和金属连线开窗口是在FIB设置好的的图形内，镓离子轰 击样品表面，表面原子被溅射掉，或被真空抽走，或垫积在图形周围，这样样品表面就会形 成复制了图形大小的凹坑，随着开窗选择深度加深，凹坑也变深，深度甚至可从芯片表面直 到硅基板，适当的图形就会实现指定区域的绝缘膜的去除和指定金属线的截断；金属连线 的过程是，用pt-cbp气体，可在预设的图形内垫积上一层钼金属膜，若这段金属膜连接了 不同位置的芯片内某些层金属线，那就实现了金属互连功能。如图18所示，本专利技术所述的方法包括以下步骤步骤一、在有指定金属线位置的 绝缘膜上方开小窗口 ；步骤二、取刻蚀窗的一侧宽边固定，将长边拉长，宽边大小不变，继续刻蚀，如果刻蚀窗确定位置有金属线露出，有则停止刻蚀，无则再次固定之前的宽边，长度 继续拉长后开始刻蚀；如此循环，直到金属线外露；步骤三、从外露金属线位置沿阶梯镀上 一条长度等于连线距离的钼金，实现连线。进一步本专利技术包括如下详细步骤步骤1.在需要修复的指定金属线位置的绝缘膜上方开小窗口，窗口大小长度方 向沿金属线走向，长度值根据线长判断，一般在1-3微米，宽度方向取(线宽+ —侧线间距 的一半+另一侧线间距的一半)，刻蚀深度可以取0. 1-0. 5微米，优选的取0. 3微米。如图 8、图9所示，步骤1确定需连接的金属线的上几层及同层金属线间的物理位置关系，明确距 离参数，包括线宽D/线间距D’、D”和D”’，这个将决定初始窗口的大小不同层金属线间Ll 及到样品表面L2的垂直距离，这将决定窗口的个数。步骤2.步骤1中的刻蚀完成后，取刻蚀窗的一侧宽边固定，将长边拉长2微米，宽 边大小不变，继续刻蚀，深度取0. 3微米，同时观察1中刻蚀窗确定位置有无金属线露出，有 则停止刻蚀，无则再次固定之前的宽边，长度继续拉长2微米后开始刻蚀；如此循环，直到 金属线外露。如图5、图10、图11所示，先开出第一个小窗口，位于连线端上方，宽度为该条 线线宽与上下两侧的线间距二分之一的和，深度为0.3um。如图12、13所示，开出第二个小 窗口 ；依此继续如图6、图14、图15所示，后续窗口宽度不变，长度较前一窗口加长2um，刻 蚀深度仍为0. 3um，直到露出被绝缘膜覆盖的金属线。步骤3.出现如下形状窗口 指定金属线位置(即1中的窗口 )的绝缘膜已经去除 干净，从金属线表面到芯片表面，形成台阶差基本在0.3微米的阶梯。非指定金属线位置， 由于刻蚀深度不够，都没有外露。如图7、图16、图17所示，从外露金属线位置沿阶梯镀上 一条厚度0. 5微米，长度等于连线距离，宽度小于1微米的钼金，实现连线。提高了线路修复的成功率，极大加快了芯片问题调试的进度，表现在解决芯片线 路修复中的深层次金属线以及同层高密本文档来自技高网...

【技术保护点】
一种用于线路修复的连线方法；其特征在于，包括以下步骤：步骤一、在需要修复的指定金属线位置的绝缘膜上方开小窗口；步骤二、取刻蚀窗的一侧宽边固定，将长边拉长，宽边大小不变，进行深度０．１－０．５微米的刻蚀，如果刻蚀窗确定位置有金属线露出，有则停止刻蚀；无则再次固定之前的宽边，长度继续拉长后再进行深度０．１－０．５微米的刻蚀；如此循环，直到金属线外露；步骤三、从外露金属线位置沿阶梯镀上一条长度等于连线距离的铂金，实现连线。

【技术特征摘要】

【专利技术属性】
技术研发人员：赖华平，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31