一种带有写重传功能的多通道NANDflash控制器制造技术

本发明专利技术提供一种带有写重传功能的多通道NANDflash控制器，包含微控制器、设备控制器、设备端DMA控制器、片内存储器控制逻辑、片内存储器、片外存储器控制逻辑、片外存储器、写重传FIFO、写重传缓存区写入控制逻辑、NANDflash?DMA控制器、ECC编码器、ECC解码器、数据缓存区、NANDflash接口控制逻辑。通过采用片外存储器作为写重传缓存区，在写Nandflash失败时能直接从片外存储器取出数据重新写入，从而以很小的硬件设计大大缩短了写Nandflash失败的处理时间。

【技术实现步骤摘要】

本专利技术涉及一种NANDflash控制器，尤其涉及一种带有写重传功能的多通道 NANDflash 控制器。
技术介绍
NANAflash在最近几年里得到了突飞猛进的发展，由1位/单元的SLC技术发展 到了 2位/单元甚至3位/单元的MLC技术，同时其生产工艺也不断进步。随着技术的发 展，NANDflash容量不断增大，单位容量的成本也大幅降低，应用NANDflash的领域也越来 越多。当前的NANDflash存储设备对带宽的要求越来越高，NANDflash控制器一般采用 增加通道数量来提高带宽。考虑成本的原因，2位/单元，3位/单元的NANDflash使用较 为广泛，但是这种类型的NANDflash的可靠性比较差，主要表现在读操作时会出现比较多 的错误位，写操作时会发生写入失败。对于读操作中的问题，通常通过在电路中集成强大的 ECC (ErrorCorrtect Code,纠错码)电路来解决。对于写入失败，则需要通过写重传来解决。写重传功能具体体现为数据写入NANDflash时，同时写入一个缓存区作为备份。 一旦写入失败，数据直接从缓存区读出，重新写入NANDflash。
技术实现思路
本专利技术目的是提供一种带有写重传功能的多通道NANDflash控制器，能够有效地 缩短写NANDflash失败时的处理时间，提高flash的写速度，保证多通道NANDflash的应用。一种带有写重传功能的多通道NANDflash控制器，包含微控制器、设备控制器、设 备端DMA控制器、片内存储器控制逻辑、片内存储器、片外存储器控制逻辑、片外存储器、写 重传FIFO、写重传缓存区写入控制逻辑、NANDflash DMA控制器、ECC编码器、ECC解码器、 数据缓存区、NANDflash接口控制逻辑。微控制器，NANDflash的主控制单元，操作和控制整个NANDflash控制器；设备控制器，用于根据特定协议(例如IDE、USB和SATA等)和主控端进行数据传 输；设备端DMA (Direct Memory Access)控制器，用于控制设备控制器和存储器之间 的数据传输；存储器，包括片内存储器和片外存储器，用于暂存设备端和NANDflash控制器间 传输的数据；片内存储器控制逻辑，用于控制片内存储器的读写操作；片外存储器控制逻辑，用于控制片外存储器的读写操作；写重传FIFO，用于写操作时，暂存将要写入位于片外存储器的写重传缓存区的数 据； 写重传缓存区写入控制逻辑，用于写操作时，将写入片内存储器的数据同时写入 写重传缓存区；NANDflash DMA控制器，用于控制NANDflash数据缓存区与存储器之间的数据传 输；ECC编码器，用于对即将写入NANDflash的数据进行编码生成校验位；ECC解码器，用于对从NANDflash读出的数据进行检错和纠错；数据缓存区，用于缓存从存储器读出但尚未写入NANDflash的数据，以及缓存从 NANDflash读出但尚未写入存储器的数据；NANDflash接口控制逻辑，用于控制和NANDflash之间的数据传输。设备控制器与主控端的接口采用SATA((Serial Advanced TechnologyAttachment)或 USB 或 PCIE(Pedpherd Component Interconnect express)或 PATA(Paral Iel advanced technology attachment)接口。NANDflash接口控制逻辑单元含有多个通道，每个通道由多个片选信号(CE#)、 多个就绪/忙信号(R/B#)、一组控制信号、一组数据信号组成。多个通道可以并行地从 NANDflash阵列读出数据或者并行地向NANDflash阵列写入数据。写操作时，设备端DMA控制器将数据写入片内存储器，写操作的数据同时被写入 写重传FIFO，写重传FIFO变为“非空”。写重传缓存区写入控制逻辑向片外存储器控制逻辑 发出写请求，片外存储器控制逻辑接受请求后，写重传缓存区写入控制逻辑从写重传FIFO 读出数据，按照事先由微控制器配置好的地址，将数据写入位于片外存储器的写重传缓存 区中。NANDflash DMA控制器从片内存储器读出数据经由数据缓存区写入NANDfIash阵列。若发生写入失败，NANDflash DMA控制器则从片外的写重传缓存区读出数据，重新 写入NANDflash阵列。数据写入写重传缓存区后，直到写操作成功之后其空间才能被其它 数据所用。附图说明图1 一种带有写重传功能的多通道NANDflash控制器结构框2写重传FIFO的结构具体实施例方式下面结合说明书附图，对
技术实现思路
进行详细的描述图1给出了本专利技术所提出的一种带有写重传功能的多通道NANDflash控制器结构 图，图中对该控制器的各组成部分进行了标示。微控制器(190)采用嵌入式处理器实现，其上运行固件(firmware)。固件主要有 两部分功能，一是将主控端(000)的数据传输协议转成对NANDflash阵列(200)的操作；二 是实现NANDflash阵列(200)的FTL(FlashTransition Layer闪存传输层)管理，包括地 址映射、垃圾块回收、损耗均衡、坏块管理等。设备控制器(110)负责按照某种特定协议接收或者传输数据，通常设备控制器中 设计有缓存，用于处理主控端(000)和设备端速度不匹配的情形。设备端DMA控制器(120)负责在设备控制器(110)的缓存和存储器(片内存储器131或者片外存储器141)之间传输数据。微控制器(190)配置好DMA所需要的数据地址、 数据大小等信息后，向设备端DMA控制器(120)发送开始传输的指令。设备端DMA控制器 (120)传输完数据之后置中断通知微控制器(190)。片内存储器(131)用于缓存将要写入NANDflash阵列(200)的数据和从 NANDflash阵列(200)读出的数据。片内存储器(131)的大小为几个扇区(sector，512字 节)。片外存储器(141)除了可用于缓存将要写入NANDflash阵列(200)的数据和从 NANDflash阵列(200)读出的数据外，还可用于存放地址映射表，也可作为固件的运行空 间。片外存储器(141)的大小由系统的数据带宽、地址映射策略等因素确定。片内存储器控制逻辑(130)，用于控制对片内存储器的读写操作。 片外存储器控制逻辑(140)，用于控制对片外存储器(141)的读写操作。当微控制 器(190)和DMA控制器(120或150)同时访问片外存储器(141)时，片外存储器控制逻辑 (140)负责进行仲裁，仲裁策略由微控制器(190)进行配置。写重传FIF0(142)为采用先进先出结构的数据缓存区，其结构如图2中所示，写指 针和读指针的初始位置都为0。写重传FIFO的大小由设备端DMA控制器(120)的带宽、片 外存储器(141)的带宽等因素确定。当设备端DMA控制器(120)将数据写入片内存储器(131)时，写重传FIFO(142) 中被写入相同的数据，写指针加1，写重传FIF0(142)变为“非空”。当写重传FIF0(142)变 为“非空”时，写重传缓存区写入控制逻辑(14本文档来自技高网...

【技术保护点】
１．一种带有写重传功能的多通道ＮＡＮＤｆｌａｓｈ控制器，包含微控制器、设备控制器、设备端ＤＭＡ控制器、片内存储器控制逻辑单元、片内存储器、ＮＡＮＤｆｌａｓｈ　ＤＭＡ控制器、ＥＣＣ编码器、ＥＣＣ解码器、数据缓存区和ＮＡＮＤｆｌａｓｈ接口控制逻辑单元，其特征在于：还包含写重传ＦＩＦＯ、写重传缓存区写入控制逻辑单元、片外存储器控制逻辑单元和片外存储器。

【技术特征摘要】

【专利技术属性】
技术研发人员：迟志刚，居晓波，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：31