双镶嵌结构的形成方法技术

一种双镶嵌结构的制造方法，包括：提供表面具有导电区域的衬底，所述衬底上形成有层间介质层，所述层间介质层中形成有通孔，所述通孔位置与所述导电区域位置相对应；在所述层间介质层上和所述通孔内形成第一抗反射层，对接触通孔进行填充；在所述第一抗反射层上形成第二抗反射层，其中，所述第二抗反射层的黏度大于第一抗反射层；对所述第二抗反射层、第一抗反射层和层间介质层进行沟槽的图形化，刻蚀所述第二抗反射层、第一抗反射层和部分所述层间介质层形成沟槽，所述沟槽底部至少与一个通孔连通；在所述沟槽和通孔中填充导电材料；对导电材料进行平坦化处理，形成双镶嵌结构。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，特别涉及一种。
技术介绍
随着半导体器件的发展，半导体器件已经具有深亚微米结构，半导体集成电路IC 中包含巨大数量的半导体元件。在这种大规模集成电路中，不仅包括单层互连结构，而且要 在多层之间进行互连，因此，还包括多层互连结构，其中多个互连层互相堆叠，并通过位于 多个互连层之间的层间介质层进行隔离。特别地，利用双镶嵌(dual-damascene)工艺形成 多层互连结构时，需要预先在层间介质层中形成用于互连的沟槽和通孔，然后用导电材料 如铜填充所述沟槽和通孔。所述双镶嵌工艺，按照工艺实现先后方式的不同可分为两类先沟槽工艺(Trench First)和先通孔(Via First)工艺。先沟槽工艺包括首先在已沉积的层间介质层上刻蚀 出沟槽图形，然后再刻蚀出通孔图形。由于形成通孔的光刻是在形成沟槽之后进行，此时衬 底上存在沟槽，衬底表面凹凸不平，使得光刻胶的分布不均勻。并且由于形成通孔时进行掩 膜的光刻胶比较厚，增加了曝光和显影的困难，所以随着双镶嵌结构关键尺寸的缩小，先沟 槽刻蚀工艺应用越来越少。先通孔工艺是当前普遍采用的方法。所述先通孔工艺包括首先在层间介电层中定义出穿过层间介电层的通孔，然后 利用另一光刻胶层定义并形成沟槽。在申请号为200610025649.4的中国专利申请中，提供了一种先通孔工艺的双镶 嵌结构的形成方法，包括第一步，如图1所示，提供基底结构，包括衬底100、位于所述衬底100上的刻蚀阻 挡层101、位于所述刻蚀阻挡层101上的层间介质层102、及位于所述层间介质层102上的 光刻胶层103。其中，所述衬底100还具有金属导线层(图中未标示)，所述刻蚀阻挡层101 用以避免衬底100中的金属导线层暴露于氧气中或其他腐蚀层性化学工艺中，所述光刻胶 层103中具有通孔图案；第二步，以光刻胶层103为刻蚀掩膜，将光刻胶层103的通孔图案转移到层间介质 层102中，所形成的通孔完全穿过层间介质层102，且露出其下方的刻蚀阻挡层101的表面， 形成如图2所示的通孔201结构。其中，通孔较多的区域定义为密集区(dense area，简称 dense)，通孔较少的区域定义为孤立区(isolaion area，简称iso)；第三步，如图3所示，在层间介质层102上和通孔201中形成抗反射层104，即通孔 填充(gap filling)过程。抗反射层104用以降低曝光显影工艺中反射光的干扰，以提高 图形定义的质量，增强后期的沟槽刻蚀效果。所述通孔填充过程采用一步填充抗反射材料 的方法，即整个填充过程中，使用的是一步填入同一种黏度的抗反射层材料；第五步，如图4所示，在所述抗反射层104上形成具有沟槽图案的光刻胶层105 ；第六步，以光刻胶层105为刻蚀掩膜，将光刻胶层105的沟槽图案转移到层间介质 层102中，形成如图5所示的沟槽202，最后去除抗反射层104和光刻胶层105，以形成具有通孔201和沟槽202的双镶嵌图案；第七步，在所述通孔201和沟槽202中填充导电材料，对导电材料进行平坦化处 理，形成如图6所示的双镶嵌结构。随着现有双镶嵌结构关键尺寸越来越小，光刻工艺的最小分辨率不断提高，同时 景深也越来越小，从而对于曝光表面的平坦化程度要求越来越高；同时，更小的通孔尺寸也 使得抗反射层的通孔填充也变得越来越困难，因此抗反射层的通孔填充工艺的效果，将大 大影响整个制造流程的宽裕度及双镶嵌结构的好坏。
技术实现思路
本专利技术解决的问题是提供一种，优化沟槽刻蚀效果，提高 双镶嵌结构的关键尺寸准确率。为解决上述问题，本专利技术提供一种，包括提供表面具有导电区域的衬底，所述衬底上形成有层间介质层，所述层间介质层 中形成有通孔，所述通孔位置与所述导电区域位置相对应；在所述层间介质层上和所述通孔内形成第一抗反射层，对接触通孔进行填充；在所述第一抗反射层上形成第二抗反射层，其中，所述第二抗反射层的黏度大于 第一抗反射层；对所述第二抗反射层、第一抗反射层和层间介质层进行沟槽的图形化，刻蚀所述 第二抗反射层、第一抗反射层和部分所述层间介质层形成沟槽，所述沟槽底部至少与一个 通孑L连通。可选的，所述第一抗反射层和第二抗反射层为胶状氧化硅基材料。可选的，所述第一抗反射层黏度范围为1. 50厘泊 1. 70厘泊。可选的，所述第一抗反射层的厚度为1500人 1700 A。可选的，所述第二抗反射层黏度范围为1. 90厘泊 2. 10厘泊。可选的，所述第二抗反射层的厚度为1900 A- 2100A。可选的，所述方法还包括在图形化之前，在所述第二抗反射层上形成低温氧化物 层，所述方法还包括图形化低温氧化物层，及以图形化的低温氧化物为掩模，刻蚀第二抗反 射层、第一抗反射层和部分层间介质层形成沟槽的步骤。可选的，所述抗反射层的形成方式为自动旋转涂覆。可选的，所述层间介质层的厚度为2000 12000 A。与现有技术相比，上述技术方案具有以下优点通过将通孔填充过程分为两步进 行，采用低黏度的抗反射层作为第一抗反射层进行填充，提高通孔内部的填充效率，减小孔 隙度；采用高黏度抗反射层作为第二抗反射层进行填充，提高抗反射层的平坦化程度，易于 后期光刻胶的形成和刻蚀，防止厚度差过大。所述技术方案能够解决导线沟槽光刻工艺时 曝光图形线宽分布不均勻问题，优化沟槽刻蚀效果，提高双镶嵌结构的关键尺寸准确率。附图说明图1至图7是现有工艺双镶嵌结构制造方法的剖面结构示意图；图8为本专利技术一个实施例的双镶嵌结构形成方法的流程示意图9至图16是本专利技术一个实施例的双镶嵌结构制造方法的结构剖面示意图。 具体实施例方式实际双镶嵌结构制造中，现有技术方法会造成沟槽光刻工艺时，曝光图形线宽分 布不均勻，导致双镶嵌结构的关键尺寸不准确的问题。经过研究发现，所述问题是由于光刻 散焦和聚焦深度变浅导致。进一步地，专利技术人发现，因为在密集区的通孔较多，第三步即通孔填充工艺中，填 充通孔后发生孔隙，如图7所示，造成填充后的密集区dense的高度a小于孤立区iso的高 度b。所述密集区与孤立区的最大差值dense/iso bias定义为孤立区的最大高度b减去密 集区的最小高度a，公式如下dense/iso bias = Max(iso)-Min(dense) = b_a在后期沟槽光刻时，由于光刻工艺成像的景深有限，所述偏差值过大将使密集区 与孤立区的图形不能同时在最佳焦深处成像，从而使整个图形区线宽分布不均勻，进而导 致沟槽刻蚀效果不佳，造成整个双镶嵌结构的关键尺寸的不标准。在65nm的工艺生产线上，若采用一步填充高黏度的抗反射层，所述偏差值大约为 566A;若采用分二步填充低黏度的抗反射层，其偏差值仍高达.370 A,并且低黏度的材料会 造成抗反射层的上表面的不易平面化，影响后续的光刻效果。基于上述研究，本专利技术通过将通孔填充过程分为两步进行，采用低黏度的抗反射 层作为第一抗反射层进行填充，提高通孔内部的填充效果，减小孔隙度；采用高黏度抗反射 层作为第二抗反射层进行填充，提高抗反射层的平坦化程度，易于后期光刻胶的形成和刻 蚀，防止厚度差过大。所述技术方案能够解决导线沟槽光刻工艺时曝光图形线宽分布不均 勻问题，优化沟槽刻蚀效果，提高双镶嵌结构的关键尺寸准本文档来自技高网...

【技术保护点】
一种双镶嵌结构的形成方法，包括：提供表面具有导电区域的衬底，所述衬底上形成有层间介质层，所述层间介质层中形成有通孔，所述通孔位置与所述导电区域位置相对应；在所述层间介质层上和所述通孔内形成第一抗反射层，对接触通孔进行填充；在所述第一抗反射层上形成第二抗反射层，其中，所述第二抗反射层的黏度大于第一抗反射层；对所述第二抗反射层、第一抗反射层和层间介质层进行沟槽的图形化，刻蚀所述第二抗反射层、第一抗反射层和部分所述层间介质层形成沟槽，所述沟槽底部至少与一个通孔连通。

【技术特征摘要】

【专利技术属性】
技术研发人员：田彬，安辉，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31