本发明专利技术涉及一种半导体电容装置，至少包括依次叠置的第一金属层、第一介电层、第二金属层；第一金属层包括沿第一分布方向分布且彼此平行的复数条第一金属条，所述第二金属层包括沿第二分布方向分布且彼此平行的复数条第二金属条；沿着第一分布方向分布的第奇数条第一金属条与沿着第二分布方向分布的第奇数条第二金属条通过插塞导通、沿着第一分布方向分布的第偶数条第一金属条与沿着第二分布方向分布的第偶数条第二金属条通过插塞导通。该电容装置的电容量由三个部分组成：每一层金属层中金属条之间的耦合电容，插塞之间形成的耦合电容，相邻金属层的金属条错位形成的耦合电容。本发明专利技术可以更进一步的提高电容装置的电容量。
【技术实现步骤摘要】
本专利技术涉及一种半导体装置，尤其是一种金属-氧化物-金属 (Metal-Oxide-Metal, MOM)电容装置。
技术介绍
电容元件常用于如射频IC、单片微波IC等集成电路中作为电子无源器件。MOM电 容是一种性能优良的电容器，相比MIMWetal-Insulator-Metal，金属-介电层-金属)电 容而言，MOM电容具有更高的经济性以及集成度，MOM电容可以直接形成在互连金属层中， 不仅制作工艺易于与现有互连金属层的制作工艺融合，而且不需要为电极板以及介电层设 计单独的掩模版以及掩模工艺。在集成电路设计中，电容装置通常会占据相当大的面积，为了缩小整个集成电路 的尺寸，相应需要对MOM电容的拓扑结构进行改良以提高其电容量密度，从而使得较小面 积中的MOM电容能够得到更大的电容量。参见图la、lb、lc，出示了第一种改良的电容装置的拓扑结构，参见图lc，它包括6 层金属层Ml、M2、M3、M4、M5、M6形成的叠层结构，并且相邻金属层之间具有介电层VI、V2、 V3、V4、V5以将各金属层隔离；参见图la，金属层Ml中包括氧化层(13)、形成在氧化层(13) 中的第一电极(11)、第二电极(12)，第一电极与第二电极均呈梳状，包括梳齿与梳柄，且第 一电极的梳齿与第二电极的梳齿交错分布。在本拓扑结构中，6层金属层M1、M2、M3、M4、M5、M6的结构完全相同(图中仅显示 金属层M2的结构，其与金属层Ml的结构完全相同)，相邻金属层中的第一电极上的梳齿相 互对应，相邻金属层中的第二电极的梳齿也相互对应。多个在第一电极的梳柄的插塞GO) 将各金属层的第一电极电连接，多个在第二电极的梳柄的插塞GO)将各金属层的第二电 极电连接。参见图2a、2b、2c，出示了第二种改良的电容装置的拓扑结构，与第一种结构大体 上相同，只是插塞G0)不仅连接电极的梳柄，而且还连接电极的梳齿。参见图3a、;3b、3C，出示了第三种改良的电容装置拓扑结构，其M1、M3、M5的结构完 全相同，M2、M4、M6的结构完全相同，但是相邻金属层上的第一电极的梳齿与第二电极的梳 齿相对应，例如，图3a中的金属层Ml中第一电极(11)的梳齿与图北中的金属层M2中的第 二电极的梳齿相对应。多个在第一电极的梳柄的插塞(4)将各金属层的第一电极电连接， 多个在第二电极的梳柄的插塞(4)将各金属层的第二电极电连接。采用上述三种拓扑结构的电容装置分别具有以下电容量第一种电容装置电容量=单层电极耦合的电容量*金属层数；第二中电容装置电容量=第一种电容装置电容量+插塞产生的电容量；其中，插 塞产生的电容量=单层插塞耦合的电容量*介电层数；第三种电容装置电容量=第一种电容装置电容量+电极错位产生的电容量，其 中，电极错位产生的电容量=相邻层之间电极错位产生的电容量* (金属层数-1)。经实验验证，同样具有6层金属层，具有相同尺寸及材质的第一电极、第二电极、 氧化层、介电层的上述三种电容装置的电容量，其电容分别为第一种电容装置电容量=2. 87fF/um2 ；第二种电容装置电容量=3. 27fF/um2 ；第三种电容装置电容量=3. 26fF/um2。可见第二种、第三种拓扑结构能提升电容装置整体的电容量，然而，现有技术就在 此止步不前，现有技术中不存在更优化的拓扑结构。
技术实现思路
本专利技术所要解决的技术问题是对现有MOM电容拓扑进行更进一步的优化，提高电 容装置整体的电容量。本专利技术所采用的技术方案是一种半导体电容装置，至少包括依次叠置的第一金属层、第一介电层、第二金属层；所述第一金属层包括沿第一分布方向分布且彼此平行的复数条第一金属条，第一 分布方向与第一金属条的延伸方向垂直；所述第二金属层包括沿第二分布方向分布且彼此平行的复数条第二金属条，第二 分布方向与第二金属条的延伸方向垂直，且第二分布方向与第一分布方向空间相离；沿着第一分布方向分布的第奇数条第一金属条与沿着第二分布方向分布的第奇 数条第二金属条通过插塞导通、沿着第一分布方向分布的第偶数条第一金属条与沿着第二 分布方向分布的第偶数条第二金属条通过插塞导通，或者沿着第一分布方向分布的第奇数 条第一金属条与沿着第二分布方向分布的第偶数条第二金属条通过插塞导通、沿着第一分 布方向分布的第偶数条第一金属条与沿着第二分布方向分布的第奇数条第二金属条通过 插塞导通。优选的，在第二金属层上设置有第二介电层，第二介电层上设置有第三金属层，所 述第三金属层的结构与第一金属层相同，所述插塞贯穿第二介电层并连通第三金属层。在第三金属层上设置有第三介电层，第三介电层上设置有第四金属层，所述第四 金属层的结构与第二金属层相同，所述插塞贯穿第三介电层并连通第四金属层。第一分布方向与第二分布方向空间垂直。第二金属层中的第一条第二金属条以及最末偶数条第二金属条上连接有电源引 线。所述第一金属条、第二金属条的材质为铜。所述第一介电层的材质为氧化硅。由于上述技术方案的实施，本专利技术具有以下优点该电容装置的电容量由以下三 个部分组成每一层金属层中金属条之间的耦合电容，插塞之间形成的耦合电容，相邻金属 层的金属条错位形成的耦合电容。相比现有技术而言，可以更进一步的提高电容装置的电容量。附图说明通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按 实际尺寸等比例缩放绘制附图，重点在于示出本专利技术的主旨。图la、图lb、图lc，为第一种电容装置拓扑图，其中图Ia显示了金属层M1，图Ib 显示了金属层M2，图Ic为沿图Ia的A-A方向的电容装置剖视图；图2a、图2b、图2c，为第二种电容装置拓扑图，其中图加显示了金属层M1，图2b 显示了金属层M2，图2c为沿图加的B-B方向的电容装置剖视图；图3a、图北、图3c，为第三种电容装置拓扑图，其中图3a显示了金属层M1，图北 显示了金属层M2，图3c为沿图3a的C-C方向的电容装置剖视图；图如为第一实施例电容装置的俯视图，图4b为图如中的Ml的俯视图，图如为 图如中的M2的俯视图，图4d为沿图如的D-D方向的电容装置剖视图；图5为第二实施例电容装置的俯视图。具体实施例方式第一实施例参见图4a、4b、4c、4d所示的第一实施例。该电容装置为一 MOM电容，包括至少两 层叠置的金属层、夹设在相邻金属层之间的介电层，以下首先以金属层为两层进行说明。参见图4d，图示电容装置包括第一金属层Ml、第二金属层M2以及夹设在二者之间 的第一介电层VI。参见图4d以及图4b，所述第一金属层Ml包括第一氧化层10以及形成在所述第一氧化层10中的多条第一金属条P1、P2、P3、P4、P5......P2i_l、P2i，其中i为自然数，i的数值在可实施的范围内，根据电容装置的设计而不同，例如可以为5、10等，第一金属条的 数目还可以为奇数，即只到P2i-1，本实施例均不作限定。图4b中，为了简化起见，只显示了 第一金属条，而未显示第一氧化层，多条第一金属条沿第一分布方向分布且彼此平行，该第 一分布方向在本实施例中为自左向右，而第一金属条的延伸方向为自上而下，与第一分布 方向垂直。参见图4d以及图如，所述第二金属层M2包括第本文档来自技高网...
【技术保护点】
１．一种半导体电容装置，至少包括依次叠置的第一金属层、第一介电层、第二金属层；所述第一金属层包括沿第一分布方向分布且彼此平行的复数条第一金属条，第一分布方向与第一金属条的延伸方向垂直；所述第二金属层包括沿第二分布方向分布且彼此平行的复数条第二金属条，第二分布方向与第二金属条的延伸方向垂直，且第二分布方向与第一分布方向空间相离；沿着第一分布方向分布的第奇数条第一金属条与沿着第二分布方向分布的第奇数条第二金属条通过插塞导通、沿着第一分布方向分布的第偶数条第一金属条与沿着第二分布方向分布的第偶数条第二金属条通过插塞导通，或者沿着第一分布方向分布的第奇数条第一金属条与沿着第二分布方向分布的第偶数条第二金属条通过插塞导通、沿着第一分布方向分布的第偶数条第一金属条与沿着第二分布方向分布的第奇数条第二金属条通过插塞导通。
【技术特征摘要】
【专利技术属性】
技术研发人员：朱辉，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。