EEPROM的存储单元及其制造方法技术

一种EEPROM的存储单元及其制造方法，本方法包括步骤：提供衬底，在所述衬底上形成氧化层；在所述氧化层上形成分立的浮栅和选择栅；在所述浮栅顶部和侧壁依次形成栅间介质层和控制栅；进行变角度离子注入，在所述衬底内形成对应所述浮栅的轻掺杂源区和漏区，以及对应所述选择栅的轻掺杂源区和漏区。通过以上所述方法制造的存储单元，可以缩小存储单元的尺寸，而且本方法可以节省工序，节约成本。

【技术实现步骤摘要】

本专利技术涉及一种半导体存储器及其制造方法，尤其涉及一种EEPORM存储器的存 储单元及其制造方法。
技术介绍
电可擦可编程只读存储器(EEPROM，Electrically Erasable Programmable Read-Only Memory)，是一种掉电后数据不丢失的存储芯片；其可以在电脑上或专用设备上 擦除已有信息，重新编程。EEPROM是非易失性存储器，其中的闪速EEPROM发展迅速。EEPROM 比DRAM复杂，因此EEPROM的集成度很难提高。一个EEPROM存储单元的存储信息的部分就像一个常闭或常开的晶体管，当浮栅 充电时，容纳电荷或者阻碍电子从控制栅流向硅；充电通过将源/漏接地，于控制栅上施加 电压来完成；施加反向电压，将使电荷流向硅衬底。这样，基于一个存储单元存储1位(bit) 数据，随着大规模的存储单元阵列结构，芯片尺寸增大。典型的，非易失性存储器有两个基 本的结构堆叠栅结构和分离栅结构。具有堆叠栅结构的EEPROM通常包括浮栅和设置于浮 栅上的控制栅。此种堆叠栅结构的EEPORM通常会有过擦除问题，一旦过擦除问题发生，在 其他存储单元的读操作过程中就会有不期望出现的漏电流。制造堆叠栅结构的EEPROM比 分离栅结构的EEPROM工艺流程简单，然而，由于其有过擦除问题而分离栅结构的EEPROM没 有，因此具有分离栅结构的EEPROM使用范围更广。具有分离栅结构的EEPROM包括控制栅，浮栅和选择栅，其中控制栅设于浮栅之 上，控制栅和浮栅两者是侧边补偿(laterally offset)。尽管具有分离栅结构的EEPROM没 有过擦除问题，然而，由于选择栅的引入，增加了制造步骤的复杂性并且增加了存储单元的 尺寸。分离栅结构的EEPROM的存储单元比堆叠栅结构的EEPROM的存储器的存储单元大， 分离栅存储单元很难按比例缩小，因为选择栅、控制栅和浮栅不是自对准。参考图1 图4为现有技术的EEPROM的存储单元沿字线方向的制造方法剖面结 构示意图，现有技术的EEPROM的存储单元的制造步骤包括参考图1，提供衬底100，在衬底 100上形成高压氧化层112和遂穿氧化层111 ；参考图2，在形成高压氧化层112和遂穿氧 化层111后，进行离子注入，在衬底100内形成浮栅管的轻掺杂源区101、轻掺杂漏区102和 MOS管的轻掺杂源区103、轻掺杂漏区104 ；参考图3，在遂穿氧化层111上形成第一多晶硅 层(图中未示)，之后对第一多晶硅层进行刻蚀工艺，形成浮栅120，之后在浮栅120上形成 栅间介质层130 ；参考图4，形成栅间介质层130后，在栅间介质层130、高压氧化层112和 遂穿氧化层111组成的表面形成第二多晶硅层(图中未示)，然后进行刻蚀工艺，形成控制 栅141和选择栅142 ；其中，控制栅141包括位于浮栅120顶部的部分，以及位于浮栅120两 侧、遂穿氧化层111上的部分，这样设置是为了保证控制栅141与衬底内源区101、漏区102 有重叠部分；选择栅142位于高压氧化层112上；而且在该步骤中在沉积第二多晶硅层前， 需要在高压氧化层112上进行额外的步骤重新生成氧化层，以避免该高压氧化层搁置时间 太久被损坏。以上所述的现有技术，通过轻掺杂有源区定义浮栅管的沟道的长度，然后形成浮栅，为了保证浮栅与有源区有重叠的部分，会将浮栅沿剖面方向延伸的长度制作的较长， 这就增大了浮栅管的尺寸；并且，为了保证控制栅与有源区有重叠的部分，控制栅141和栅 间介质层130不仅形成于浮栅120顶部和侧壁，还形成于浮栅侧面的部分遂穿氧化层上，这 样同样会增大浮栅管的尺寸；并且在沉积第二多晶硅层前，需要在高压氧化层上进行额外 的步骤重新生成氧化层，以避免该高压氧化层搁置时间太久被损坏。为了改善具有分离结构的EEPROM的存储单元的选择栅、控制栅和浮栅不是自对 准，很难按比例缩小的缺点，申请号为200610170170. X的中国专利技术专利“制造EEPROM器件 的方法”公开了一种可以缩小存储单元尺寸的方法，在衬底上形成掩膜图案；在通过掩膜图 案暴露出来的衬底的顶部上形成栅极氧化物层；在栅极氧化物层的顶部上形成与掩膜图案 的两侧壁都自对准的存取栅；除去掩膜图案，形成被附接到存取栅极的侧壁的第一电介质 间隔件；形成适合覆盖存取栅极和第一电介质间隔件的绝缘层；以及形成两个单元栅极， 分别与两个存取栅极的相对侧壁自对准，每个第一电介质间隔件被插入到相应的单元栅极 与相应的存取栅极之间，单元栅极是在绝缘层的顶部上分开设置的。以上所述专利中公开 的方法制造工艺较复杂。为了解决以上所述的现有技术的缺点，需要提出一种新的制造EEPROM的方法。
技术实现思路
本专利技术要解决的技术问题是提供一种工艺流程简单的EEPROM的存储单元及其制 造方法，以缩小EEPROM的存储单元的尺寸EEPR0M。为解决上述问题，本专利技术实施方式提供一种EEPROM的存储单元的制造方法，包括 步骤提供衬底； 在所述衬底上形成氧化层；在所述氧化层上形成浮栅和选择栅；在所述浮栅顶部和侧壁依次形成栅间介质层和控制栅；进行变角度离子注入在所述衬底内形成对应所述浮栅的轻掺杂源区和漏区，以及 对应所述选择栅的轻掺杂源区和漏区。可选的，在所述氧化层上形成浮栅和选择栅包括在所述氧化层上形成第一多晶 硅层，并且对该第一多晶硅层进行刻蚀形成浮栅和选择栅。可选的，所述变角度离子注入包括第一次变角度离子注入和第二次变角度离子注 入，其中第一次变角度离子注入形成浮栅的轻掺杂源区和漏区，第二次变角度离子注入形 成选择栅的轻掺杂源区和漏区。可选的，所述形成栅间介质层和控制栅包括在所述浮栅、选择栅和衬底组成的表 面上形成介质层；在所述介质层上沉积第二多晶硅层，刻蚀该第二多晶硅层和所述介质层，形成所 述的栅间介质层和控制栅。可选的，所述变角度离子注入的角度范围为30° 60°。可选的，所述氧化层包括高压氧化层和遂穿氧化层，所述浮栅形成于该遂穿氧化 层上，所述选择栅形成于所述的高压氧化层上。 可选的，所述第一次变角度离子注入的能量为30 40Kev，离子注入剂量为IO11 1 a12 / 210 /cm 。可选的，所述第二次变角度离子注入的能量为60Kev 80Kev，离子注入剂量为 IO12 IO1Ycm2。为解决上述问题，本专利技术实施方式还提供一种EEPROM的存储单元，包括衬底，于 该衬底内形成源区和漏区；氧化层，形成于所述衬底上；分立的浮栅和选择栅，形成于所述氧化层上；栅间介质层和控制栅，依次形成于所述浮栅上；其特征在于，所述控制栅和栅间介 质层覆盖所述浮栅的顶部和侧壁。可选的，所述氧化层包括高压氧化层和遂穿氧化层，其中，所述选择栅形成于高压 氧化层表面，所述浮栅形成于所述遂穿氧化层表面。与现有技术相比，上述技术方案具有以下优点通过调整形成浮栅和轻掺杂离子注入的步骤，并将现有的垂直离子注入工艺改为 变角度离子注入，直接通过浮栅定义沟道的长度，在形成浮栅时，不用将浮栅沿剖面延伸方 向的长度做的比较长以避免出现浮栅和有源区没有重叠的缺陷，因此可以缩小储存单元的 尺寸；而且，控制栅仅覆盖浮栅顶部和侧壁，可以使浮栅与选择栅之间的距离缩小，从而可 以进一步缩小存储单本文档来自技高网...

【技术保护点】
一种ＥＥＰＲＯＭ的存储单元的制造方法，其特征在于，包括步骤：提供衬底，在所述衬底上形成氧化层；在所述氧化层上形成分立的浮栅和选择栅；在所述浮栅顶部和侧壁依次形成栅间介质层和控制栅；进行变角度离子注入，在所述衬底内形成对应所述浮栅的轻掺杂源区和漏区，以及对应所述选择栅的轻掺杂源区和漏区。

【技术特征摘要】

【专利技术属性】
技术研发人员：詹奕鹏，黄声河，杨震，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31