采样保持电路及方法技术

一种采样保持电路，包括一运算放大器、一分别与所述运算放大器相连的第一级采样保持电路及一第二级采样保持电路，所述运算放大器具有一正输入端、一负输入端、一正输出端及一负输出端，所述采样保持电路具有一第一相位及一第二相位，所述第二级采样保持电路包括一采样电容，在所述第一相位时，所述采样电容连接于所述运算放大器的正输入端与负输出端之间，在所述第二相位时，所述采样电容连接于所述运算放大器的负输入端与正输出端之间。本发明专利技术还进一步提供了一种采样保持方法。本发明专利技术电路结构简单且提高了采样保持电路的精度。

【技术实现步骤摘要】

本专利技术涉及一种，尤指一种能够消除运算放大器的失调误差累积效应的。
技术介绍
采样保持电路是用在模拟/数字转换系统中的一种电路，作用是采集模拟输入电压在某一时刻的瞬时值，并在模数转换器进行转换期间保持输出电压不变，以供模数转换。请参阅图1，图1所示的为现有的两级采样保持电路，其由两级单独的采样保持电路级联而成，每级采样保持电路的工作原理如下在PHl相位，电容Cll和电容C12采样输入信号；在PH2相位，电容C13和电容C14将输入信号保持；由于在PHl相位采样的时候，运算放大器不需要工作，因此，可以利用这个相位来对运算放大器进行失调电压消除。但是， 对于这个两级采样保持电路，需要两个运算放大器，大大增加了系统功耗。为了减小功耗，现有的两级采样保持电路也出现了运算放大器在两级采样保持电路间共用的采样保持电路，当第一级采样时，运算放大器和第二级保持电路相连；当第二级采样时，运算放大器和第一级保持电路相连。由于运算放大器一直处于信号保持的工作状态，失调误差会一直累积在输入信号上，影响采样保持电路的精度。
技术实现思路
鉴于以上内容，有必要提供一种能够消除运算放大器的失调误差累积效应的。一种采样保持电路，包括一运算放大器、一分别与所述运算放大器相连的第一级采样保持电路及一第二级采样保持电路，所述运算放大器具有一正输入端、一负输入端、一正输出端及一负输出端，所述采样保持电路具有一第一相位及一第二相位，所述第二级采样保持电路包括一采样电容，在所述第一相位时，所述采样电容连接于所述运算放大器的正输入端与负输出端之间，在所述第二相位时，所述采样电容连接于所述运算放大器的负输入端与正输出端之间。一种采样保持方法，包括以下步骤提供一运算放大器，所述运算放大器具有一正输入端、一负输入端、一正输出端及一负输出端；提供一第一级采样保持电路及一与所述第一级采样保持电路相连的第二级采样保持电路，所述第二级采样保持电路具有一采样电容；当在一第二相位时，将所述采样电容连接在所述运算放大器的正输入端与负输出端之间；及当在一第一相位时，将所述采样电容连接在所述运算放大器的负输入端和正输出端之间。相对现有技术，本专利技术通过在第一相位和第二相位上将第二级采样保持电路中的的采样电容连接在运算放大器的不同反馈通路上来消除运算放大器失调误差的累积效应，本专利技术电路结构简单且提高了采样保持电路的精度。附图说明图1为现有技术中的采样保持电路的电路图。图2为本专利技术采样保持电路较佳实施方式的电路图。图3为本专利技术采样保持方法较佳实施方式的流程图。具体实施例方式请参阅图2，本专利技术采样保持电路包括一运算放大器AMP、一第一级采样保持电路、一第二级采样保持电路、一第一输入端Vinp、一第二输入端Virm、一第一输出端Vo2n及一第二输出端Vo2p。该运算放大器AMP具有一正输入端Vip、一负输入端Vin、一正输出端 Vop及一负输出端Von。该第一级采样保持电路包括一第一开关K1、一第二开关K2、一第三开关K3、一第四开关K4、一第五开关K5、一第六开关K6、一第七开关K7、一第八开关K8、一第九开关K9、一第十开关K10、一第十一开关K11、一第十二开关K12、一共模电压端Vcom、一第一电容C11、一第二电容C12、一第三电容C13及一第四电容C14。该第二级采样保持电路包括一第十三开关K13、一第十四开关K14、一第十五开关K15、一第十六开关K16、一第十七开关K17、一第十八开关K18、一第十九开关K19、一第二十开关K20、一第二十一开关K21、一第二十二开关K22、一第二十三开关K23、一第二十四开关K24、一第五电容C15、一第六电容 C16、一第七电容C17及一第八电容C18。该共模电压端Vcom在该第一级采样保持电路与该第二级采样保持电路中共用。该采样保持电路包括一第一相位PHl相位及一第二相位PH2 相位，其中，第一开关K1、第二开关K2、第五开关K5、第六开关K6、第十一开关K11、第十二开关K12、第十五开关K15、第十六开关K16、第十九开关K19、第二十开关K20、第二十一开关K21及第二十二开关K22由PHl相位控制，第三开关K3、第四开关K4、第七开关K7、第八开关K8、第九开关K9、第十开关K10、第十三开关K13、第十四开关K14、第十七开关K17、第十八开关K18、第二十三开关K23及第二十四开关K24由PH2相位控制。该第五电容C15为该第二级采样保持电路的采样电容。本专利技术采样保持电路的具体连接关系如下该第一输入端Vinp与该第一开关Kl 的一端相连，该第一开关Kl的另一端与该第一电容Cll的一端及该第三开关K3的一端相连，该第一电容Cll的另一端与该第五开关K5的一端相连，并通过一第一电压端Vilp与该第七开关K7的一端相连，该第七开关K7的另一端与该运算放大器AMP的正输入端Vip相连，该第二输入端Virm与该第二开关K2的一端相连，该第二开关K2的另一端与该第二电容C12的一端及该第四开关K4的一端相连，该第二电容C12的另一端与该第六开关K6的一端相连，并通过一第二电压端Viln与该第八开关K8的一端相连，该第八开关K8的另一端与该运算放大器AMP的负输入端Vin相连。该第三开关K3的另一端、该第四开关K4的另一端、该第五开关K5的另一端及该第六开关K6的另一端与该共模电压端Vcom相连。该第三电容C13的一端与该第一电压端Vilp相连，另一端通过一第三电压端Voln与该第九开关K9的一端、该第十一开关Kll的一端及该第十三开关K13的一端相连，该第九开关K9 的另一端与该运算放大器AMP的负输出端Von相连，该第四电容C14的一端与该第二电压端Viln相连，另一端通过一第四电压端Volp与该第十开关KlO的一端、该第十二开关K12 的一端及该第十四开关K14的一端相连，该第十开关KlO的另一端与该运算放大器AMP的正输出端Vop相连。该第十一开关Kll的另一端及该第十二开关K12的另一端与该共模电压端Vcom相连。该第五电容C15的一端与该第十三开关K13的另一端及该第十五开关 K15的一端相连，另一端与该第十七开关K17的一端相连，并通过一第五电压端Vi2p与该第十九开关K19的一端相连，该第十九开关K19的另一端与该运算放大器AMP的负输入端 Vin相连，该第六电容C16的一端与该第十四开关K14的另一端及该第十六开关K16的一端相连，另一端与该第十八开关K18的一端相连，并通过一第六电压端Vi2n与该第二十开关K20的一端相连，该第二十开关K20的另一端与该运算放大器AMP的正输入端Vip相连。 该第十五开关K15的另一端、该第十六开关K16的另一端、该第十七开关K17的另一端及该第十八开关K18的另一端与该共模电压端Vcom相连。该第七电容C17的一端与该第五电压端Vi2n相连，另一端与该第二十一开关K21的一端、该第二十三开关K23的一端及该第一输出端Vo2n相连，该第二十一开关K21的另一端与该运算放大器AMP的正输出端Vop相连，该第八电容C18的一端与该第六电压端Vi2p相连，另一端与该第二十二开关K22的一端、该第二十四开关K24的一端及该第二输出端Vo2p相连，该第二十二开关K22的另一本文档来自技高网...

【技术保护点】
１．一种采样保持电路，包括一运算放大器、一分别与所述运算放大器相连的第一级采样保持电路及一第二级采样保持电路，所述运算放大器具有一正输入端、一负输入端、一正输出端及一负输出端，所述采样保持电路具有一第一相位及一第二相位，所述第二级采样保持电路包括一采样电容，其特征在于：在所述第一相位时，所述采样电容连接于所述运算放大器的正输入端与负输出端之间，在所述第二相位时，所述采样电容连接于所述运算放大器的负输入端与正输出端之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱国军，
申请(专利权)人：四川和芯微电子股份有限公司，
类型：发明
国别省市：90