层叠电子部件及其制造方法技术

本发明专利技术提供一种层叠电子部件及其制造方法。在制造在电子部件本体的表面按照与配设于其内部的内部导体导通的方式通过直接电镀而形成外部端子电极的层叠电子部件时，能够确实形成耐水可靠性高的外部端子电极。外部端子电极(1、2)包括，按照与内部导体(内部电极)(41、42)的露出部连接的方式在电子部件本体外表面上通过直接电镀而形成的底层电镀膜(1a、2a)，并且，构成底层电镀膜(1a、2a)的金属粒子的平均粒径设为1.0μm以上。外部端子电极包括形成于底层电镀膜上的、1层以上的上层电镀膜(1b(2b))、(1c(2c))。构成底层电镀膜的金属粒子为Cu粒子。

【技术实现步骤摘要】

本专利技术涉及，详细来说，涉及与内部导体连接的外部端子电极通过直接实施电镀的工序而形成于电子部件本体的外表面上的。
技术介绍
近年，便携式电话、笔记本电脑、数码相机、数码音频机器等小型便携式电子机器的市场正在扩大。对于这些便携式电子机器来说，一方面推进小型化，同时也推进高性能化。在这些便携式电子机器上装载有多个层叠陶瓷电子部件，对于这些层叠陶瓷电子部件， 也需要小型化、高性能化，例如，在层叠陶瓷电容器中，需要小型·大容量化。作为使层叠陶瓷电容器小型 大容量化的方法，将陶瓷层薄层化的方法是有效的， 最近，陶瓷层的厚度为3 μ m以下的电容器被实用化了。并且，现在，虽然进一步指向薄层化，但是由于越薄层化陶瓷层，内部电极间的短路就越容易发生，因此存在品质难以确保的问题。作为另外的方法，增大内部电极的有效面积的方法是有效的。但是，在量产层叠陶瓷电容器时，需要考虑陶瓷印刷电路基板(green sheet)的层叠偏差、切割偏差，在某些程度上确保内部电极与陶瓷素体侧面之间的侧边缘(side margin)、内部电极与陶瓷素体端面之间的底边缘(end margin)。因此，如果扩大内部电极的有效面积，则为了确保规定的边缘，需要扩大陶瓷层的面积。但是，在规定好的制品的尺寸规格内，陶瓷层的面积扩大有界限，此外，外部端子电极的厚度也妨碍陶瓷层的面积扩大。以往，层叠陶瓷电容器的外部端子电极通过在陶瓷素体端部涂敷导电性粘膏并进行烧结而形成。作为导电性粘膏的涂敷方法，将陶瓷素体端部浸渍于粘膏槽中再提起来的方法是主要方法，但是该方法中，导电性粘膏的粘性有影响，在陶瓷素体端面中央部易于附着较厚的导电性粘膏。因此，外部端子电极部分地变厚(具体地超过30 μ m)，该部分陶瓷层的面积需要减小。在此基础上，提案有通过直接电镀而形成外部端子电极的方法。根据该方法，以陶瓷素体端面中的内部电极的露出部为核心来析出电镀膜，通过电镀膜生长，邻接的内部电极的露出部相互连接。根据该方法，与现有的基于导电性粘膏的方法相比，可以形成又薄又平的电极膜(参照专利文献1)。专利文献1 国际公开第2007/049456号小册子
技术实现思路
但是，在电子部件本体(陶瓷素体)的外表面上，直接通过电镀来形成外部端子电极的情形，由于电镀膜的厚度较薄，因此来自外部的水分等浸入的路径就变短，特别地，存在高温下的耐湿可靠性恶化这样的问题。 本专利技术用于解决上述问题，其目的在于，提供一种对于耐湿性有较高可靠性的，其中，该层叠电子部件中，在电子部件本体外表面上具备直接通过电镀而形成的外部端子电极。 为了解决上述问题，本专利技术的层叠电子部件，其特征在于，包括电子部件本体，其层叠多个功能层而形成；内部导体，其形成于上述电子部件本体内部，并且在上述电子部件本体外表面具有露出部；以及外部端子电极，其形成为在上述电子部件本体外表面上与上述内部导体导通，并且覆盖上述内部导体的上述露出部，上述外部端子电极包括在上述电子部件本体外表面上通过直接电镀所形成的底层电镀膜，以使覆盖上述内部导体的上述露出部，构成上述底层电镀膜的金属粒子的平均粒径为Ι.Ομπι以上。上述外部端子电极特征在于，还包括形成于上述底层电镀膜上的1层以上的上层电镀膜。构成上述底层电镀膜的金属粒子优选为Cu粒子。此外，本专利技术的层叠电子部件的制造方法，是如下层叠电子部件的制造方法，该层叠电子部件包括电子部件本体，其层叠多个功能层而形成；内部导体，其形成于上述电子部件本体内部，并且具有一部分在上述电子部件本体外表面露出的露出部；以及外部端子电极，其形成为在上述电子部件本体外表面上与上述内部导体导通，并且覆盖上述内部导体的上述露出部，在上述电子部件本体形成上述外部端子电极的工序包括下述工序，即在上述电子部件本体外表面按照覆盖上述内部导体的上述露出部的方式通过直接电镀来形成金属粒子的平均粒径为Ι.Ομπι以上的底层电镀膜。本专利技术的层叠电子部件包括电子部件本体，其层叠多个功能层而形成；内部导体，其形成于电子部件本体内部，并且，具有一部分露出电子部件本体外表面的露出部；以及外部端子电极，其形成为与内部导体导通，并且，覆盖内部导体的露出部；其中，在该层叠电子部件中，外部端子电极包括按照覆盖内部导体的露出部的方式通过直接电镀而形成于电子部件本体外表面上的底层电镀膜，并且，构成底层电镀膜的金属粒子的平均粒径为 1. 0 μ m以上，因此，水分的侵入路径变少，可以抑制来自外部的水分的侵入。其结果，能够提高层叠电子部件的耐湿可靠性。即，通过将金属粒子的平均粒径设为Ι.Ομπι以上，与平均粒径比Ι.Ομπι小的情形相比，可以减少形成于晶界(grain boundary)的水分的侵入路径， 提高耐水性。另外，底层电镀膜能够应用如下方法来形成在电子部件本体的表面上实施触击电镀(strike plating)之后，形成金属粒子的平均粒径为1. 0 μ m以上的电镀膜的方法；在电子部件本体的表面上形成金属粒子的平均粒径为Ι.Ομπι以上的触击电镀膜，将其原样不动作为底层电镀膜的方法；以及对电子部件本体的表面进行前处理之后，按照金属粒子的平均粒径为Ι.Ομπι以上的方式直接形成电镀膜的方法。其中，底层电镀膜的形成方法没有特别的限制。此外，在底层电镀膜上还包括1层以上的上层电镀膜的情况下，适当选择上层电镀膜的种类，通过组合成底层电镀膜，从而不仅是耐水性，还可以赋予外部端子电极以所希望的特性，进而可以得到特性良好的层叠电子部件。例如，作为底层电镀膜，形成金属粒子的平均粒径为1. 0 μ m以上的Cu电镀膜之后，在其上形成M电镀膜，进而在M电镀膜上形成Sn电镀膜，由此，能够得到具备特性良好的外部电极的层叠电子部件，其中，底层电镀膜发挥耐水性作用，并且，Ni电镀膜起到焊料隔离物的作用，Sn电镀膜起到担保焊料润湿性的作用。另外，通常，作为构成上层电镀膜的最外层的电镀膜的构成材料，按照实际方式来选择适当的金属材料。例如，在层叠电子部件为焊料安装的情况下采用Sn，在层叠电子部件为引线接合(wire bonding)安装的情况下采用Au，在层叠电子部件为基板填埋用途的情况下采用Cu等。此外，本专利技术中，构成底层电镀膜的金属粒子优选为Cu粒子，这是由于如下理由， 成膜性良好(易于伸展)、耐酸化性优良、内部电极的接合性良好(特别是与M之间的扩散良好)、致密性较高(再结晶化温度较低)等。此外，本专利技术的层叠电子部件的制造方法，在电子部件本体上形成外部端子电极的工序中，在电子部件本体外表面上，按照覆盖内部导体的露出部的方式，通过直接电镀来形成金属粒子的平均粒径为ι. ο μ m以上的底层电镀膜，因此，形成于晶界的水分的侵入路径减少，可以抑制水分侵入，作为结果，能够提高层叠电子部件的耐湿可靠性。附图说明图1是示出本专利技术的实施方式1涉及的层叠电子部件(层叠陶瓷电容器)的外观结构的立体图。图2是图1的A-A线剖面图。图3是说明本专利技术的实施方式1涉及的层叠陶瓷电容器的内部电极图形的图。图4是放大本专利技术的实施方式1涉及的层叠陶瓷电容器的主要部分结构而进行表示的图。图5是放大本专利技术的实施方式2涉及的层叠陶瓷电容器的主要部分结构而进行表示的图。图6是示出本专利技术的实施方式3涉及的层叠陶瓷电容器的结构的剖本文档来自技高网...

【技术保护点】
１．一种层叠电子部件的制造方法，该层叠电子部件包括：电子部件本体，其层叠多个功能层而形成；内部导体，其形成于上述电子部件本体内部，并且具有一部分在上述电子部件本体外表面露出的露出部；以及外部端子电极，其形成为在上述电子部件本体外表面上，与上述内部导体导通，并且覆盖上述内部导体的上述露出部，在上述电子部件本体形成上述外部端子电极的工序包括下述工序，即在上述电子部件本体外表面按照覆盖上述内部导体的上述露出部的方式通过直接电镀来形成金属粒子的平均粒径为１．０μｍ以上的底层电镀膜。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：竹内俊介，川崎健一，元木章博，小川诚，岩永俊之，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：JP