基于多机协同架构的快速记录仪制造技术

本实用新型专利技术公开一种基于多机协同架构的快速记录仪。快速记录仪由4个信号调理模块、2个下位机MCU模块、双口RAM模块、上位机MCU模块、SDRAM模块、基准电压源模块、USB接口和显示模块组成，双下位机MCU模块+双口RAM模块+上位机MCU模块构成记录仪的多机协同架构，每个下位机MCU片内集成2个ADC、双下位机共4个ADC均由上位机闲置的计数/定时器提供AD同步采样的时钟信号；借助多机协同架构使采样、缓存、传输、存储、校正、显示、上传或转存等按序串行操作转化成同时进行的高效并行操作；根据离线生成的自标定多项式在线校正采样数据、提高了记录仪的精度；记录仪输入端采用模拟、数字双重滤波技术，再结合输出端的光电隔离USB通信，使快速记录仪具有优良的抗干扰性能。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及制造/流程工业领域中信号采样处理和存储的记录仪技术范畴， 尤其涉及一种基于多机协同架构的快速记录仪。
技术介绍
在制造/流程工业领域，现场数据的采集、处理、记录和分析是实施企业综合自动化、生产高品质产品的前提。目前，流程工业装备的记录仪主导硬件平台仍沿袭MCU(ARM 或51微处理器)单芯片架构，其采样周期指标定位“秒级”例如浙江中控公司AR3000、 AR6000系列记录仪的采样周期1S，采样周期最小的记录仪AR3100、AR4100则为0. 125S ；杭州盘古自动化仪表公司的最高采样频率记录仪VX7000R、VX8000R也只有5SPS。在视频、雷达、通信、地质勘探等领域，记录仪使用的采样频率高达10KSPS至100MSPS，其硬件平台采用定制的时序逻辑部件+DSP架构，通常高采样频率的记录仪对使用环境有一定的要求，且价格相对昂贵、维修困难。综观制造/流程工业领域的机械转动及震动参数测量、加工中心的多轴检测，电力行业的电压、电流监测，娱乐业的音频处理等；用户的需求是支持10SPS 至10KSPS采样频率，具备干扰环境下进行采样、存储的快速记录仪。迄今为止缺乏面向这一细分市场的记录仪，应用高采样频率记录仪替代快速记录仪已成无奈的不二选择，遗撼的是效果往往差强人意。首先，工业现场很难满足高采样频率记录仪对环境的要求；其次， 测试时所用采样频率处在高采样频率记录仪的频率量程下限，测试误差理论指出采样频率下限附近的检测精度很难保证；最后，鉴于高采样频率记录仪价格昂贵、硬件架构又与制造/流程工业截然不同，存在维修保养困难、较高的总体拥有成本(TCO)；因此，亟待开发 10SPS至10KSPS采样频率的快速记录仪。快速记录仪必须立足目标用户的使用习惯和目标用户的运维能力，即原则上应继承制造/流程工业现行记录仪的硬件架构；相对制造/流程工业记录仪，快速记录仪的采样频率提升了 3个数量级，因此在原架构基础上需作相应的调整。鉴于多通道记录仪的元器件参数存在分散性、参数分散性带来的误差以及不可避免的元器件温/时漂误差，事实上记录仪精度相当程度上取决于消除或减少上述误差的技术的优劣；而克服工业现场的干扰影响是提高记录仪精度的另一重要举措。同步数据采集需检测多个对象在同一时刻的状态，例如加工中心的多轴检测控制要求各轴的检测量在同一个时间点上，电力行业亦要求监测同一时间点上的多种电量参数，因此多通道记录仪设计时必须关注同步问题。最后，及时采纳微电子行业的最新技术成果--充分发挥片上系统芯片SOC (System on Chip)集成多功能的优势，挖掘微处理器空闲资源，有助于降低记录仪复杂度和成本、提升可靠性，因此在快速记录仪的关键设计要件中将占有重要的一席。
技术实现思路
本技术的目的是克服现有技术的不足，提供一种基于多机协同架构的快速记录仪。基于多机协同架构的快速记录仪包括第一信号调理模块、第二信号调理模块、第三信号调理模块、第四信号调理模块、第一下位机MCU模块、第二下位机MCU模块、双口 RAM模块、基准电压源模块、模拟开关模块、上位机MCU模块、SDRAM模块、光电隔离模块、USB接口、显示模块；第一信号调理模块、第二信号调理模块与第一下位机MCU模块相连，第三信号调理模块、第四信号调理模块与第二下位机MCU模块相连，第一下位机MCU模块、第二下位机MCU模块与双口 RAM模块、基准电压源模块、上位机MCU模块相连，基准电压源模块与模拟开关模块、第一信号调理模块、第二信号调理模块、第三信号调理模块、第四信号调理模块相连，模拟开关模块、双口 RAM模块与上位机MCU模块相连，上位机MCU模块与SDRAM模块、光电隔离模块、显示模块相连，光电隔离模块与USB接口相连；上位机MCU模块、下位机 MCU模块、双口 RAM模块组成多机协同架构；双口 RAM模块将存储空间分为8个8KX8bits 的子空间，为第一下位机MCU模块的2个ADC和第二下位机MCU模块的2个ADC各分配一个采样数据缓存区和采样数据传输区，为每个ADC分配的采样数据缓存区和采样数据传输区定时切换；上电初始化时，离线构建每个ADC的自标定多项式；记录仪的第一路模拟输入信号经第一调理模块放大、滤波调理后至第一下位机MCU模块的第一个ADC、经第二调理模块放大、滤波调理后至第一下位机MCU模块的第二个ADC、经第三调理模块放大、滤波调理后至第二下位机MCU模块的第一个ADC、经第四调理模块放大、滤波调理后至第一下位机MCU 模块的第二个ADC，第一、二下位机MCU模块接收来自上位机MCU模块的第10计数/定时器输出的时钟信号、并进行4个ADC同步采样和数字滤波、数字滤波处理后的采样数据写入双口 RAM中与各ADC--对应的采样数据缓存区，上位机逐一读取双口 RAM中4个采样数据传输区的数据、写入SDRAM模块、定时切换双口 RAM的采样数据缓存区和采样数据传输区，上位机根据上电初始化时离线构建的自标定多项式在线校正采样数据、显示采样数据、 启动USB接口上传采样数据或转存U盘。 所述的基准电压源模块、模拟开关模块、第一 / 二 /三/四个信号调理模块、第一 / 二下位机MCU模块和上位机MCU模块的电路模拟电路电源Vcc与电容Cl的一端、电容 C2的一端、芯片ADR3433的Vin端相连，电容Cl的另一端与电容C2的另一端并联后接地， 芯片ADR3433的GND端接地，芯片ADR3433的Vout端与电阻R8的一端、电容C3的一端、电容C4的一端、芯片⑶4051的7 IN/OUT端、第一下位机MCU模块的VREFO端、第一下位机 MCU模块的VERFl端、第二下位机MCU模块的VREFO端、第二下位机MCU模块的VERFl端相连，电容C3的另一端、电容C4的另一端并联后接地，电阻R8的另一端与电阻R9的一端、芯片⑶4051的6 IN/OUT端相连，电阻R9的另一端与电阻RlO的一端、芯片⑶4051的5 IN/ OUT端相连，电阻RlO的另一端与电阻Rll的一端、芯片⑶4051的4 IN/OUT端相连，电阻 Rll的另一端与电阻R12的一端、芯片⑶4051的3 IN/OUT端相连，电阻R12的另一端与电阻Rl3的一端、芯片⑶4051的2 IN/0UT端相连，电阻Rl3的另一端与电阻R14的一端、芯片 ⑶4051的1 IN/0UT端相连，电阻R14的另一端与芯片⑶4051的0 IN/0UT端并联后接地， 芯片⑶4051的0UT/IN端与第一信号调理模块的IN+端、第二信号调理模块的IN+端、第三信号调理模块的IN+端、第四信号调理模块的IN+端相连，芯片⑶4051的INH端与上位机 MCU模块的GPI0160端相连，芯片⑶4051的C端与上位机MCU模块的GPI0161端相连；芯片⑶4051的B端与上位机MCU模块的GPI0162端相连；芯片⑶4051的A端与上位机MCU 模块的GPI0163端相连，上位机MCU模块的GPT_10_PWM_ EVT与第一信号调理模块的CLK 端、第二信号调理模块的CLK端、第三信号调理模块的CLK端、第四信号调理模块的CLK端、 第一下位机MCU的CNVSTR0端、第一下位机MCU的CNVSTR1本文档来自技高网...

【技术保护点】
１．一种基于多机协同架构的快速记录仪，其特征在于：记录仪由第一信号调理模块、第二信号调理模块、第三信号调理模块、第四信号调理模块、第一下位机ＭＣＵ模块、第二下位机ＭＣＵ模块、双口ＲＡＭ模块、基准电压源模块、模拟开关模块、上位机ＭＣＵ模块、ＳＤＲＡＭ模块、光电隔离模块、ＵＳＢ接口、显示模块组成；第一信号调理模块、第二信号调理模块与第一下位机ＭＣＵ模块相连，第三信号调理模块、第四信号调理模块与第二下位机ＭＣＵ模块相连，第一下位机ＭＣＵ模块、第二下位机ＭＣＵ模块与双口ＲＡＭ模块、基准电压源模块、上位机ＭＣＵ模块相连，基准电压源模块与模拟开关模块、第一信号调理模块、第二信号调理模块、第三信号调理模块、第四信号调理模块相连，模拟开关模块、双口ＲＡＭ模块与上位机ＭＣＵ模块相连，上位机ＭＣＵ模块与ＳＤＲＡＭ模块、光电隔离模块、显示模块相连，光电隔离模块与ＵＳＢ接口相连；上位机ＭＣＵ模块、下位机ＭＣＵ模块、双口ＲＡＭ模块组成多机协同架构；双口ＲＡＭ模块将存储空间分为８个８Ｋ×８ｂｉｔｓ的子空间，为第一下位机ＭＣＵ模块的２个ＡＤＣ和第二下位机ＭＣＵ模块的２个ＡＤＣ各分配一个采样数据缓存区和采样数据传输区，为每个ＡＤＣ分配的采样数据缓存区和采样数据传输区定时切换；上电初始化时，离线构建每个ＡＤＣ的自标定多项式；记录仪的第一路模拟输入信号经第一调理模块放大、滤波调理后至第一下位机ＭＣＵ模块的第一个ＡＤＣ、经第二调理模块放大、滤波调理后至第一下位机ＭＣＵ模块的第二个ＡＤＣ、经第三调理模块放大、滤波调理后至第二下位机ＭＣＵ模块的第一个ＡＤＣ、经第四调理模块放大、滤波调理后至第一下位机ＭＣＵ模块的第二个ＡＤＣ，第一、二下位机ＭＣＵ模块接收来自上位机ＭＣＵ模块的第１０计数／定时器输出的时钟信号、并进行４个ＡＤＣ同步采样和数字滤波、数字滤波处理后的采样数据写入双口ＲＡＭ中与各ＡＤＣ一　一对应的采样数据缓存区，上位机逐一读取双口ＲＡＭ　中４个采样数据传输区的数据、写入ＳＤＲＡＭ模块、定时切换双口ＲＡＭ的采样数据缓存区和采样数据传输区，上位机根据上电初始化时离线构建的自标定多项式在线校正采样数据、显示采样数据、启动ＵＳＢ接口上传采样数据或转存Ｕ盘。...

【技术特征摘要】

【专利技术属性】
技术研发人员：黄忠，徐晓忻，丁程，周平，吴明光，
申请(专利权)人：浙江大学，丁程，
类型：实用新型
国别省市：86