本发明专利技术提供了一种防止焊盘区上出现裂缝的半导体装置及其制造方法。该半导体装置包括：下焊盘；上焊盘，形成在下焊盘的上方；绝缘层，形成在下焊盘和上焊盘之间；通路网，在绝缘层中用于将下焊盘和上焊盘电连接，该通路网具有网状，在该网状中单元格连接到与该单元格相邻的多个单元格以形成网结构；至少一个通路孔，在通路网的该单元格中用于将下焊盘和上焊盘电连接。
【技术实现步骤摘要】
本专利技术的多个方面涉及一种半导体装置，更具体地讲，涉及一种防止焊盘区上出现裂缝的半导体装置及其制造方法。
技术介绍
通常，半导体装置具有将集成电路与封装体连接的焊盘区，在引线接合或探查 (probing)的工艺中焊盘区常常受到外力的压迫。例如，在引线接合的过程中焊盘连接到引导部(lead)的同时，特定的压力被施加到焊盘区，并且在探查的过程中探针的针部对焊盘区施加特定的压力。因此，焊盘区上出现机械应力，如果该应力超过特定水平，则焊盘区上出现裂缝。虽然焊盘由具有延展性的金属构成，但是焊盘之间的绝缘层由脆性的介电材料构成。因此，在焊盘之间的绝缘层上更加经常地出现裂缝。一旦出现细微的裂缝，该裂缝就由于机械应力而继续延伸，从而导致半导体装置中的缺陷。因此，需要一种防止半导体装置的焊盘区上出现裂缝的方法。
技术实现思路
本专利技术的多个方面涉及一种防止焊盘区上出现裂缝的半导体装置及其制造方法。根据示例性实施例的半导体装置包括下焊盘；上焊盘，所述上焊盘形成在下焊盘的上方；绝缘层，所述绝缘层形成在下焊盘和上焊盘之间；通路网，所述通路网在绝缘层中用于将下焊盘和上焊盘电连接，所述通路网具有网状，在所述网状中单元格连接到与该单元格相邻的多个单元格以形成网结构；至少一个通路孔，在通路网的该单元格中用于将下焊盘和上焊盘电连接。所述至少一个通路孔可包括多个通路孔，所述多个通路孔关于通路网的该单元格的中心对称地设置。所述至少一个通路孔可包括第一通路孔，第一通路孔可设置在通路网的该单元格的中心。所述至少一个通路孔还可包括第二通路孔、第三通路孔、第四通路孔和第五通路孔，第二通路孔、第三通路孔、第四通路孔和第五通路孔可关于第一通路孔对称地设置。通路网的该单元格可具有多边形的形状。通路网的该单元格可具有从由三角形、矩形、六边形和八边形组成的组中选择的形状。通路网的该单元格可具有圆形形状。形成通路网和通路网的该单元格中的所述至少一个通路孔的导电金属占该单元格的整体面积的比率可以是大约10%至75%。下焊盘、上焊盘、绝缘层和通路网作为整体可以以两层或多于两层的层堆叠。下焊盘可形成在与所述半导体装置的基底间隔开的另一绝缘层上。形成有电子电路的电路区可设置在下焊盘的下方。根据示例性实施例的制造半导体装置的方法包括形成下焊盘；在下焊盘上形成绝缘层；在绝缘层中形成通路网，并形成至少一个通路孔，其中，所述通路网具有网状，在所述网状中单元格连接到与该单元格相邻的多个单元格以形成网结构，所述至少一个通路孔在该单元格中；在通路网上形成上焊盘。所述至少一个通路孔可包括多个通路孔，所述多个通路孔关于通路网的该单元格的中心对称地形成。形成所述至少一个通路孔的步骤可包括在通路网的该单元格的中心形成第一通路孔。形成所述至少一个通路孔的步骤还可包括关于第一通路孔对称地形成第二通路孔、第三通路孔、第四通路孔和第五通路孔。通路网的该单元格可被形成为具有多边形的形状。通路网的该单元格可被形成为从由具有三角形、矩形、六边形和八边形组成的组中选择的形状。通路网的该单元格可被形成为具有圆形形状。形成通路网和通路网的该单元格中的所述至少一个通路孔的导电金属占该单元格的整体面积的比率可以是大约10%至75%。可重复形成下焊盘、绝缘层、通路网和上焊盘的操作，使得下焊盘、绝缘层、通路网和上焊盘作为整体可堆叠成至少两层。形成下焊盘的步骤可包括在与所述半导体装置的基底间隔开的另一绝缘层上形成下焊盘。所述方法还可包括在形成下焊盘之前，在将要形成有下焊盘的区域的下方形成电子电路。附图说明通过参照附图描述特定的本公开，本公开的上述和/或其它方面将会更加清楚， 在附图中图1是示出根据示例性实施例的半导体装置的剖视图；图2A至图2F是半导体装置的沿着图1中的线A-A'截取的俯视图；图3A至图3G是示出制造图1中的半导体装置的工艺的示意图；图4是根据另一示例性实施例的半导体装置的剖视图。具体实施例方式下面参照附图更加详细地描述特定的示例性实施例。在下面的描述中，即使在不同的附图中，相同的附图标号也用于相同的元件。提供了在该描述中限定的主题(例如详细的构造和元件)，从而有助于全面理解示例性实施例。然而，在不存在被具体地限定的主题的情况下，仍可以实践示例性实施例。此外，因为公知的功能或构造会用不必要的细节使本申请变得含糊不清，所以没有详细地描述公知的功能或构造。为了提供对本专利技术更好的理解，没有按照实际比例绘制示出示例性实施例的示图，并且可夸大一些元件的尺寸。另外，示图中特定的层或区域的位置仅指示相对位置，并且在多个层或区域之间可存在第三个层或区域。指示元件相对位置的术语，例如“在...上方”或“在...下方”，表示某元件位于另一元件“上方”或“下方”并与另一元件接触；但是这些术语还可以表示某元件位于另一元件“上方”或“下方”，同时在该元件和该另一元件之间具有第三个元件。图1是示出根据示例性实施例的半导体装置1的剖视图。如图1中所示，根据示例性实施例的半导体装置1可具有多层结构。在该示例性实施例中，堆叠六个绝缘层131-136和一个保护层300。可将半导体装置1分成将要连接到封装体的焊盘区10和形成有电子电路的电路区20。图1中的标号21表示电路区20的每层中的金属图案21。这样的金属图案21将电路区20中的电子元件电连接。电路区20中的通路孔(via hole) 22将不同层中的金属图案21电连接。因为本领域技术人员可以容易地理解电路区20的构造，所以将不提供电路区20的构造的详细描述。焊盘区10可以描述如下。第一焊盘111形成在基底30上方。第一绝缘层131形成在第一焊盘111和基底 30之间，第一焊盘111和基底30可通过接触塞31电连接。第二焊盘112形成在第一焊盘 111上方，第三焊盘113形成在第二焊盘112上方，第四焊盘114形成在第三焊盘113上方， 第五焊盘115形成在第四焊盘114上方，第六焊盘116形成在第五焊盘115上方。处于焊盘顶部的第六焊盘116通过焊盘窗120暴露于外部。可在通过焊盘窗120暴露于外部的区域中执行引线接合或探查。为了执行引线接合，可以使用诸如金或铜之类的金属。第一绝缘层131形成在基底30和第一焊盘111之间，第二绝缘层132形成在第一焊盘111和第二焊盘112之间，第三绝缘层133形成在第二焊盘112和第三焊盘113之间， 第四绝缘层134形成在第三焊盘113和第四焊盘114之间，第五绝缘层135形成在第四焊盘114和第五焊盘115之间，第六绝缘层136形成在第五焊盘115和第六焊盘116之间。第一通路网(via net) 141在第二绝缘层132中电连接第一焊盘111和第二焊盘 112，第二通路网142在第三绝缘层133中电连接第二焊盘112和第三焊盘113，第三通路网 143在第四绝缘层134中电连接第三焊盘113和第四焊盘114，第四通路网144在第五绝缘层135中电连接第四焊盘114和第五焊盘115，第五通路网145在第六绝缘层136中电连接第五焊盘115和第六焊盘116。保护层300形成在处于多层的顶部的第六绝缘层136上，并保护下方的半导体装置。图2A是半导体装置的沿着图1中的线A-A'截取的俯视图。将参照图2A详细说明通路网141-145。如图本文档来自技高网...
【技术保护点】
１．一种半导体装置，包括：下焊盘；上焊盘，所述上焊盘形成在下焊盘的上方；绝缘层，所述绝缘层形成在下焊盘和上焊盘之间；通路网，所述通路网在绝缘层中用于将下焊盘和上焊盘电连接，所述通路网具有网状，在所述网状中单元格连接到与该单元格相邻的多个单元格以形成网结构；至少一个通路孔，在通路网的该单元格中用于将下焊盘和上焊盘电连接。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：郑钟烈，
申请(专利权)人：美格纳半导体有限公司，
类型：发明
国别省市：KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。