校准多个数据信道的数据传输时序的时序校准电路及时序校准方法技术

时序校准电路包含多个缓冲器、多个延迟选择器、多个调整符号产生器及控制单元。缓冲器接收相对应数据信道上的有序符号集合。延迟选择器依据延迟控制信号来延迟相对应缓冲器的有序符号集合的输出。调整符号产生器依据调整控制信号来输出调整符号或输出接收自相对应延迟选择器的输出。当控制单元检测到特定延迟选择器的起始符号而尚有其它延迟选择器的起始符号未检测到时，会产生延迟控制信号至特定延迟选择器、产生调整控制信号来控制对应特定延迟选择器的特定调整符号产生器输出调整符号，直到检测到所有延迟选择器的起始符号。

【技术实现步骤摘要】
校准多个数据信道的数据传输时序的时序校准电路及时序校准方法
本专利技术提供一种控制数据传输的电路与方法，尤指一种校准(align)多个数据信道的数据传输时序的电路及方法。
技术介绍
现今的计算机系统中常常使用一点对点链路(例如快捷外设互联标准 (Peripheral Component Interconnect Express,PCI Express)定义的点对点链路)来作为其与其它外围装置之间的双向沟通，如业界所现有，PCIExpress总线可利用更高的运作时脉以及应用更多的数据信道(lane)来提升其数据传输效能。请参阅图1，图1为现有PCI Express总线115使用多个数据信道来传递数据的示意图。假设一输出装置100欲将一数据流110传输至一接收装置120，由于PCI Express总线115可提供四个数据信道LaneO、 Lanel、Lane2、Lane3，因此当输出装置100输出数据流110时，数据流110中所包含的字节 D0-D7便会分别通过一起始符号(COM symbol)经由数据信道LaneO、LaneU Lane2、Lane3 各自传递，举例来说，一起始符号以及两字节DO、D4系由数据信道LaneO输出至接收装置 120，一起始符号以及两字节Dl、D5系由数据信道Lanel输出至接收装置120，一起始符号以及两字节D2、D6系由数据信道Lane2输出至接收装置120，以及一起始符号以及两字节D3、 D7系由数据信道Lane3输出至接收装置120，最后，接收装置120便可经由数据信道LaneO、 Lanel、Lane2、Lane3来接收到所要的数据流110。一般而言，输出装置100会于同一时间分别输出有序符号集合至数据信道LaneO、 LaneU Lane2、Lane3，然而，数据信道LaneO、LaneU Lane2、Lane3可能会分别对应不同的线路布局而具有不同的长度与阻抗，亦即于数据传输的过程中，数据信道LaneO、LaneU Lane2, Lane3会分别造成传递数据具有不同程度的延迟，因此，数据信道LaneO、LaneU Lane2, Lane3的数据传输时序便会产生偏移(skew)的现象，换句话说，即便输出装置100 同步输出起始符号至数据信道LaneO、Lane 1、Lane2、Lane3，数据信道LaneO、Lane 1、Lane2、 Lane3上的起始符号最后并无法于同一时间点到达接收装置120，因此，由于数据传输时序的偏移，接收装置120也并无法于同一时间点处理于数据信道LaneO、LaneU Lane2, Lane3 上传递的字节DO、Dl、D2、D3。请参阅图2，图2为现有PCI Express总线215使用多个数据信道来传递数据的另一示意图。由于输出装置200与接收装置220的运作时脉不同，因此若输出装置200的运作时脉高于接收装置220的运作时脉，则输出装置200输出数据流210的传输率便高于接收装置220撷取数据流210的接收率，因此便会造成数据上溢(overflow)的情况；相反地，若输出装置200的运作时脉低于接收装置220的运作时脉，则输出装置200输出数据流210的传输率便低于接收装置220撷取数据流210的接收率，因此便会造成数据下溢(underflow) 的情况，所以为了解决输出装置200与接收装置220的不同运作时脉所带来的问题，接收装置220便设置有多个弹性缓冲器(elasticbufferWBO、EBU EB2, EB3来调节输出装置200经由数据信道LaneO、Lanel、Lane2、Lane3所传递的数据。依据PCI express的规范，输出装置200会输出有序符号集合(ordered set)以供弹性缓冲器来平衡输出装置200与接收装置220的不同运作时脉。举例来说，输出装置200所输出的每一有序符号集合包含有一起始符号以及三个调整符号(SKP symbol)，所以当接收装置220上一弹性缓冲器接收到多个有序符号集合时，若输出装置200的运作时脉高于接收装置220的运作时脉，则弹性缓冲器可经由减少有序符号集合中的调整符号来达到降低输出装置200的数据传输率的目的， 所以便可避免上述数据上溢的问题。另一方面，若输出装置200的运作时脉低于接收装置 220的运作时脉，则弹性缓冲器可经由增加有序符号集合中的调整符号来达到提升输出装置200的数据传输率的目的，所以便可避免上述数据下溢的问题。然而，如此的作法也造成每个数据信道上的调整符号数量不一致，因而使得数据信道LaneO、Lanel、Lane2、Lane3的数据传输时序产生偏移的现象，举例来说，如图2所示， 经过弹性缓冲器EBO、EB1、EB2、EB3来增减有序符号集合中的调整符号后，数据信道LaneO 上的有序符号集合包含有一个起始符号以及三个调整符号，数据信道Lanel上的的有序符号集合包含有一个起始符号以及四个调整符号，数据信道Lane2上的有序符号集合包含有一个起始符号以及三个调整符号，以及数据信道Lane3上的有序符号集合包含有一个起始符号以及二个调整符号，明显地，数据信道LaneO、LaneU Lane2, Lane3的数据传输时序产生的偏移，换句话说，接收装置220并无法于同一时间点处理于数据信道LaneO、LaneU Lane2、Lane3 上传递的字节 DO、Dl、D2、D3。为了使接收装置可正确地撷取出所要的数据流，因此，如何校准多个数据信道的数据传输时序便成为使用PCI Express总线的一项重要课题。
技术实现思路
本专利技术的目的的一在于提供一种，以解决先前技术中所面临的数据传输时序偏移的问题。本专利技术的实施例揭露了一种时序校准电路，用来校准多个数据信道的数据传输时序。该时序校准电路包含有多个缓冲器，分别电连接于该多个数据信道，每一缓冲器系用来接收相对应数据信道上所传递的有序符号集合；多个延迟选择器，分别电连接于该多个缓冲器，每一延迟选择器系用来依据一延迟控制信号来延迟相对应缓冲器的有序符号集合的输出；多个调整符号产生器，分别电连接于该多个延迟选择器，每一调整符号产生器系用来依据一调整控制信号来输出调整符号或输出接收自相对应延迟选择器的输出；以及一控制单元，电连接于该多个延迟选择器以及该多个调整符号产生器，用来产生该延迟控制信号以及该调整控制信号，该控制单元包含有一起始符号检测电路，电连接于该多个延迟选择器，用来检测该多个延迟选择器所输出的有序符号集合中的起始符号；以及一决定单元， 电连接于该起始符号检测电路、该多个延迟选择器以及该多个调整符号产生器，当该起始符号检测电路检测到一特定延迟选择器所输出的有序符号集合中的起始符号而尚有其它延迟选择器所输出的有序符号集合中的起始符号未检测到时，该决定单元产生该延迟控制信号至该特定延迟选择器以及产生该调整控制信号来控制对应该特定延迟选择器的一特定调整符号产生器输出一调整符号，直到该起始符号检测电路皆检测到该多个延迟选择器所输出的有序符号集合中的起始符号。本专利技术的实施例另揭露了一种校准多个数据信道的数据传输时序的时序校准方法。该时序校准方法包含有接收每一数据信道上所传递的一有序符号集合；检测自该多个数据信道所接收本文档来自技高网...

【技术保护点】
１．一种校准多个数据信道的数据传输时序的时序校准电路，包含有：多个缓冲器，分别电连接于该多个数据信道，每一缓冲器系用来接收相对应数据信道上所传递的有序符号集合；多个延迟选择器，分别电连接于该多个缓冲器，每一延迟选择器系用来依据一延迟控制信号来延迟相对应缓冲器的有序符号集合的输出；多个调整符号产生器，分别电连接于该多个延迟选择器，每一调整符号产生器系用来依据一调整控制信号来输出调整符号或输出接收自相对应延迟选择器的输出；以及一控制单元，电连接于该多个延迟选择器以及该多个调整符号产生器，用来产生该延迟控制信号以及该调整控制信号，该控制单元包含有：一起始符号检测电路，电连接于该多个延迟选择器，用来检测该多个延迟选择器所输出的有序符号集合中的起始符号；以及一决定单元，电连接于该起始符号检测电路、该多个延迟选择器以及该多个调整符号产生器，当该起始符号检测电路检测到一特定延迟选择器所输出的有序符号集合中的起始符号而尚有其它延迟选择器所输出的有序符号集合中的起始符号未检测到时，该决定单元产生该延迟控制信号至该特定延迟选择器以及产生该调整控制信号来控制对应该特定延迟选择器的一特定调整符号产生器输出一调整符号，直到该起始符号检测电路皆检测到该多个延迟选择器所输出的有序符号集合中的起始符号。...

【技术特征摘要】

【专利技术属性】
技术研发人员：庄英廷，陈国光，
申请(专利权)人：智微科技股份有限公司，
类型：发明
国别省市：71