一种低功耗相变存储器及其写操作方法技术

本发明专利技术提供一种低功耗相变存储器及其写操作方法，属于相变存储器技术领域。本发明专利技术提供的相变存储器包括相变存储单元阵列、列译码器、行译码器，写驱动模块、读电路模块、锁存器和比较电路模块，比较电路模块用于控制写驱动信号是否输入至列译码器，输入列地址至列译码器实现相变存储单元阵列的列选中，输入行地址至行译码器实现相变存储单元阵列的行选中，读电路模块的读出的数据信号通过锁存器存储并输入至比较电路模块，写数据信号同时输入至写驱动模块和比较电路模块。该相变存储器具有功耗相对较低的特点。

【技术实现步骤摘要】

本专利技术涉及相变存储器(Phase Change Memory, PCM)
，具体涉及一种带比较电路模块的相变存储器及其写操作方法。
技术介绍
存储器在半导体市场中占有重要的地位，由于便携式电子设备的不断普及，不挥发存储器在整个存储器市场中的份额也越来越大，其中90%以上的不挥发存储器份额被 FLASH占据。但是由于存储电荷的要求，FLASH不能随技术代发展无限制拓展，有报道预测 FLASH技术的极限在32nm左右，这就迫使人们寻找性能更为优越的下一代不挥发存储器。相变存储器(Phase Change Memory, PCM)作为一种新兴的不挥发存储器，在读写速度快、读写次数、数据保持时间、单元面积、多值存储器以及易比例缩小(kaling-dowm) 具有极大的优势，相变存储技术的不断进步使之成为未来不挥发存储技术市场主流产品最有力的竞争者之一。相变存储器一般采用硫族化合物材料，如Ge-Se-Te (简称GST)，在电等能量的作用下可以实现非晶态和多晶态之间转换。晶态和非晶态有着不同的电学特性，晶态的电阻率远远小于非晶态电阻率，从而可用于信息1或者0的存储。由晶态(低阻态) 向非晶态(高阻态)转变称为复位操作(Reset)，由非晶态(高阻态)向晶态(低阻态)转变称为置位操作。图1所示为相变存储器的编程操作、读操作信号示意图。如图1所示，其中，其脉冲信号为电流脉冲或者电压脉冲，11为Reset操作脉冲，12为Set操作脉冲，13为读操作脉冲。写操作Reset过程中，施加高而短的Reset操作脉冲11，相变存储器从低阻向高阻转换，实现写“0”的过程，称之为“复位写操作”;写操作Set过程中，施加相对低而长的kt 操作脉冲12，相变存储器从高阻向低阻转换，实现写“1”的过程，称之为“置位写操作”。为避免读操作的引起误写操作、以及由于相变存储器的高阻与低阻之比一般大于IO3次方，读操作脉冲13的高度一般大大小于写操作脉冲(11和12)高度。因此，相比存储器的操作过程中，功耗主要集中于写操作过程，特别是在Reset操作过程。图2所示为现有技术的相变存储器的结构示意框图。如图2所示，相变存储器100 包括相变存储单元阵列110、行译码器120、列译码器130、写驱动模块140、读电路模块150， 其中，从地址锁存器(图中未示意给出)中输出的行地址输入至行译码器120，从地址锁存器中输出的列地址输入至列译码器130，写驱动模块140输入控制信号至列译码器130，读电路模块150用于读出存储单元阵列中的数据。图3所示为图2的部分相变存储单元阵列结构示意图。如图3所示，示意性地给出了两行三列相变存储单元，该相变存储单元阵列包括相比存储单元111、112、113、114、 115、116。结合图2和图3所示，对该相变存储100的写操作过程作基本说明。首先，通过地址锁存器输入行地址至行译码器120，从而选中存储单元阵列中的某行，以选中图3所示的WLi行为例，该行的所有存储单元111、112、113中的选通管都导通。其次，通过从写驱动模块140中输入写信号，然后通过列译码器把写信号施加在每条位线的相变存储单元上，例如，图3中的所有位线BLi-l、Bli、BLi+l上均施加写信号，字线WLi上的所有相变存储单元111、112、113都同时实现写“0”或写“1”操作。读操作过程中，通过通过地址锁存器分别输入行地址、列地址至行译码器120、列译码器130，选中相比存储单元阵列110中的某个相变存储单元；然后读电路模块通过列译码器施加读信号于某条位线上，读出某个相变存储单元的数据。综上所述，相变存储器的写操作过程是整行操作的，而读操作过程是逐个单元操作的。这样存在的相变存储器的缺点是需要写的行中不管相变存储单元的存储的数据是否与写入的数据相同，都需要进行写操作，从而存在冗余写操作的可能，例如，对相变存储单元111、112、113写“0”时，如果相变存储单112、113原来存储的数据就是“0”，那么对相变存储单112、113的写“0”操作就是冗余操作。写操作是相变存储器操作的功耗的主要部分，冗余操作将大大浪费相变存储器的功耗。因此，图2所示的相变存储器具有相对功耗过高的缺点。
技术实现思路
本专利技术要解决的技术问题是，解决相变存储器中的冗余写操作带来的功耗过高的问题。为解决上述技术问题，本专利技术提供的相变存储器包括相变存储单元阵列、列译码器、行译码器，写驱动模块、读电路模块，输入列地址至列译码器实现相变存储单元阵列的列选中，输入行地址至行译码器实现相变存储单元阵列的行选中；还包括锁存器、以及用于控制写驱动信号是否输入至列译码器的比较电路模块；读电路模块的读出的数据信号通过锁存器存储并输入至比较电路模块，写数据信号同时输入至写驱动模块和比较电路模块。作为其中一个实施例，其中，所述比较电路模块包括异或门和NMOS管，所述写数据信号输入至异或门的第一端，所述锁存器输出信号至异或门的第二端，所述NMOS管串联置于写驱动模块和列译码器之间，异或门的输出端连接NMOS管的栅极。作为又一个实施例，其中，所述比较电路模块包括同或门和PMOS管，所述写数据信号输入至同或门的第一端，所述锁存器输出信号至同或门的第二端，所述PMOS管串联置于写驱动模块和列译码器之间，异或门的输出端连接PMOS管的栅极。根据本专利技术提供的相变存储器，其中，所述相变存储器还包括用于输出行地址和列地址的地址锁存器。所述相变存储器还包括用于控制行译码器、列译码器、写驱动模块、 读电路模块、锁存器之间的时序关系的逻辑控制模块。本专利技术同时提供该相变存储器的写操作方法，包括以下步骤(1)分别输入行地址、列地址至行译码器和列译码器；(2)通过读电路模块读出当前地址选中的相变存储单元阵列的存储单元的数据；(3)读电路模块读出的数据输出并存储至锁存器；(4)要求写入的数据信号同时输入至比较电路模块和写驱动模块；(5)通过比较电路模块，判断要求写入的数据信号与锁存器的数据信号是否相同； 如果判断为“是”，写驱动模块输出的写信号传输至列译码；如果判断为“否”，写驱动模块输出的写信号不传输至列译码。根据本专利技术提供的写操作方法，其中，步骤(5)中，所述比较电路模块包括NMOS 管和异或门；如果要求写入的数据信号与锁存器的数据信号相同，则代表当前选中的地址的相变存储单元的数据与要求写入的数据相同，则判断为“是”，比较电路模块的异或门输出低电平，NMOS管导通；如果要求写入的数据信号与锁存器的数据信号不相同，则判断为 “否”，比较电路模块的异或门输出低电平，NMOS管关断。根据本专利技术提供的写操作方法，其中，所述步骤(1)、步骤O)、步骤C3)在写操作之前的读操作过程中完成。本专利技术的技术效果是，对比现有技术中的相变存储器，通过增加锁存器和读电路模块，读电路模块的读出的数据信号通过锁存器存储并输入至比较电路模块；如果读出的数据信号与当前要求写入的数据信号相同，比较电路模块使写驱动模块输出的写信号不传输至列译码器，从而避免冗余的写操作；因此，该专利技术提供的相变存储器具有功耗相对较低的特点。附图说明图1是相变存储器的编程操作、读操作信号示意图；图2是现有技术的相变存储器的结构示意框图；图3是图2的部分相本文档来自技高网...

【技术保护点】
１．一种相变存储器，包括相变存储单元阵列、列译码器、行译码器，写驱动模块、读电路模块，输入列地址至列译码器实现相变存储单元阵列的列选中，输入行地址至行译码器实现相变存储单元阵列的行选中；其特征在于，还包括锁存器、以及用于控制写驱动信号是否输入至列译码器的比较电路模块；读电路模块的读出的数据信号通过锁存器存储并输入至比较电路模块，写数据信号同时输入至写驱动模块和比较电路模块。

【技术特征摘要】

【专利技术属性】
技术研发人员：王彬，
申请(专利权)人：王彬，
类型：发明
国别省市：31