快闪存储器的制作方法技术

本发明专利技术提供一种快闪存储器的制作方法，包括以下步骤：提供一衬底，包括一阵列区和一周边区；形成多个栅极于阵列区和周边区的衬底上；形成第一间隙壁于阵列区和周边区的栅极侧壁；形成一第一覆盖层于阵列区和周边区的衬底和上述栅极上方；图形化第一覆盖层，形成对准阵列区的上述栅极间区域的图形化第一覆盖层，以定义阵列区的源极和漏极的区域；形成一第二间隙壁于周边区的栅极侧壁；形成一第二覆盖层于上述栅极和图形化第一覆盖层上方；图形化第二覆盖层，于阵列区的图形化第一覆盖层上形成阵列区的源/漏极接触开口；及移除阵列区的源/漏极接触开口下的第一覆盖层。

【技术实现步骤摘要】

本专利技术有关于一种半导体元件的制作方法，特别是有关于一种快闪存储器元件的制作方法。
技术介绍
半导体集成电路工业经历快速的成长。集成电路(IC)材料技术上的改进已制作出好几世代的集成电路，其中每个世代均较前一世代复杂。然而，上述的发展均使工艺和制造IC变得更为复杂，且为了要达成上述的进步，需要IC工艺和制造上有相对应的改进。图IA 图IL显示一已知快闪存储器元件的制作方法。首先，请参照图1A，提供一衬底102，包括一阵列区104和一周边区106，于阵列区104和周边区106的衬底102上形成栅极介电层108和栅电极110。形成一例如氧化硅的第一衬层112于衬底102、栅电极110 上。形成例如氮化硅组成的第一间隙壁114于阵列区104和周边区106的栅电极110侧壁的两侧。接着，进行阵列区104的源/漏极的注入。请参照图1B，形成一例如氮化硅组成的第二间隙壁116于阵列区104和周边区106的栅电极110两侧的侧壁上，接着进行周边区 106的源/漏极注入。值得注意的是，第二间隙壁116有较宽的宽度，其是用来定义周边区 106的源/漏极注入所形成周边区106的源/漏极区的位置。后续，请参照图1C，进行一浸泡磷酸的步骤，移除第一间隙壁114和第二间隙壁116。值得注意的是，此步骤会发生以下问题浸泡磷酸的工艺会造成主动区衬底102的损坏，进而影响元件的表现。请参照图1D， 沉积一例如氮化硅组成的间隙壁层118于第一衬层112上。请参照图1E，进行一非等向性刻蚀工艺，以于栅电极110的两侧侧壁形成第三间隙壁120。请参照图1F，顺应性的沉积一例如四乙基氧化硅(TEOS)的第二衬层122于第一衬层112和第三间隙壁120上。后续，坦覆性的沉积一例如多晶硅的第一覆盖层1 于阵列区104和周边区106的衬底102上方， 并覆盖该两区上的栅电极110。之后，进行一化学机械研磨工艺，使第一覆盖层IM得到一平坦的表面，但此步骤会产生工艺上的另一问题由于阵列区104和周边区106的栅电极 110的密集度和高度存在相当大的差异，因此，在形成第一覆盖层124于阵列区104和周边区106的衬底102上方时，该两区的第一覆盖层IM会有相当大的高度差，因此在研磨时， 会造成阵列区104和周边区106上的第一覆盖层IM耗损速度不同，有可能在化学机械研磨的工艺中损伤到周边区106的栅电极110。请参照图1G，沉积一第一硬式掩膜层1 于第一覆盖层IM上，并于第一硬式掩膜层1 上形成一第一光阻图案128，用以定义出阵列区104的源/漏极接触位置，其中第一硬式掩膜层126的材料可以为氮化硅。请参照图1H，根据第一光阻图案128图形化第一硬式掩膜层126，并以第一硬式掩膜层1 为掩膜，刻蚀第一覆盖层IM和第二衬层122。请参照图II，形成一例如氮化硅所组成的第三衬层130于图形化的第一覆盖层124、第二衬层 122和第三间隙壁120上。接着，坦覆性的沉积一例如硼硅玻璃(BPSG)的第二覆盖层132 于第三衬层130上。请参照图1J，进行一化学机械研磨工艺，平坦化第二覆盖层132，并使该平坦化步骤停止在图形化的第三衬层130上。换言之，此步骤使图形化的第一覆盖层IM4暴露。请参照图1K，沉积一例如四乙基氧化硅(TEOS)的氧化物层134于图形化的第一覆盖层IM和第二覆盖层132上，并于氧化物层134上形成例如多晶硅的第二硬式掩膜层 136。请参照图1L，进行一黄光光刻和刻蚀工艺，先图形化第二硬式掩膜层136，再以第二硬式掩膜层136为掩膜，依序刻蚀氧化物层134、第二覆盖层132、第三衬层130和第一衬层 112，分别于阵列区104和周边区106的栅电极110—侧形成暴露衬底102的接触开口 138。 之后，于接触开口中填入例如材料为钛/氮化钛(Ti/TiN)的阻障金属和例如材料为钨(W) 的金属。由于上述工艺步骤会遇到一、浸泡磷酸的工艺会造成衬底或衬底上其它单元的损坏，进而影响元件的表现。二、阵列区和周边区的第一覆盖层会有相当大的高度差，因此在研磨时，会造成阵列区和周边区上的第一覆盖层耗损速度不同，有可能在化学机械研磨的工艺中损伤到栅电极。
技术实现思路
本专利技术提供一种，包括以下步骤提供一衬底，包括一阵列区和一周边区；形成多个栅极于阵列区和周边区的衬底上；形成一第一衬层于上述栅极和衬底上；形成一第一间隙壁于上述栅极的侧壁；形成一第二衬层于第一衬层、第一间隙壁上；形成一第一覆盖层于阵列区和周边区的衬底和上述栅极上方；图形化第一覆盖层， 形成对准阵列区的上述栅极间区域的图形化第一覆盖层，以定义阵列区的源极和漏极的区域；形成一第二间隙壁于周边区的栅极侧壁；进行一周边区的源/漏极注入工艺；形成一第二覆盖层于上述栅极和图形化第一覆盖层上方；研磨第二覆盖层；图形化第二覆盖层，于阵列区的图形化第一覆盖层上方形成阵列区的源/漏极接触开口 ；移除阵列区的源/漏极接触开口下的第二覆盖层；移除阵列区的源/漏极接触开口下的第一覆盖层及第一和第二衬层；及于阵列区和周边区的源/漏极接触开口中填入一导电层。本专利技术快闪存储器元件的制造方法相较于已知技术至少具有以下优点一、本专利技术不需使用浸泡磷酸的工艺移除栅极间隙壁，因此不会造成主动区衬底的损坏，进而影响元件的表现。二、本专利技术是在第二覆盖层的化学机械研磨工艺前，进行一回刻蚀工艺，以减少阵列区和周边区的第二覆盖层的高度差，增加化学机械研磨的工艺窗。三、本专利技术在形成阵列区的源/漏极接触开口时，使用多段刻蚀工艺，以增加刻蚀工艺的工艺窗。附图说明图IA 图IL显示一已知快闪存储器元件的制作方法；图2A显示本专利技术一实施例半导体元件阵列区的剖面图；图2B显示本专利技术一实施例半导体元件周边区的剖面图；图3A显示本专利技术一实施例半导体元件阵列区的剖面图；图;3B显示本专利技术一实施例半导体元件周边区的剖面图；图4A显示本专利技术一实施例半导体元件阵列区的剖面图；图4B显示本专利技术一实施例半导体元件周边区的剖面图；图5A显示本专利技术一实施例半导体元件阵列区的剖面图5B显示本专利技术一-实施例半导体元件周边区的剖面图6A显示本专利技术一-实施例半导体元件阵列区的剖面图6B显示本专利技术一-实施例半导体元件周边区的剖面图7A显示本专利技术一-实施例半导体元件阵列区的剖面图7B显示本专利技术一-实施例半导体元件周边区的剖面图8A显示本专利技术一-实施例半导体元件阵列区的剖面图8B显示本专利技术一-实施例半导体元件周边区的剖面图9A显示本专利技术一-实施例半导体元件阵列区的剖面图9B显示本专利技术一-实施例半导体元件周边区的剖面图IOA显示本专利技术-一实施例半导体元件阵列区的剖面图IOB显示本专利技术-一实施例半导体元件周边区的剖面图IlA显示本专利技术-一实施例半导体元件阵列区的剖面图IlB显示本专利技术-一实施例半导体元件周边区的剖面图12A显示本专利技术-一实施例半导体元件阵列区的剖面图12B显示本专利技术-一实施例半导体元件周边区的剖面图13A显示本专利技术-一实施例半导体元件阵列区的剖面图13B显示本专利技术-一实施例半导体元件周边区的剖面图14A显示本专利技术-一实施例半导体元件阵列区的剖面图14B显示本专利技术-一实施例半导体元件周边区的剖面图15A显示本专利技术-一实施例半导体元件阵列区的剖面图15B显示本专利技术-一实施例本文档来自技高网...

【技术保护点】
１．一种快闪存储器的制作方法，其特征在于，所述制作方法包括：提供一衬底，包括一阵列区和一周边区；形成多个栅极于所述阵列区和所述周边区的衬底上；形成一第一间隙壁于所述阵列区和所述周边区的栅极侧壁；形成一第一覆盖层于所述阵列区和所述周边区的衬底和所述栅极上方；图形化所述第一覆盖层，形成对准所述阵列区的所述栅极间区域的图形化第一覆盖层，以定义所述阵列区的源极和漏极的区域；形成一第二间隙壁于所述周边区的栅极侧壁；形成一第二覆盖层于所述栅极和所述图形化第一覆盖层上方；图形化所述第二覆盖层，于所述阵列区的所述图形化第一覆盖层上形成一阵列区的源／漏极接触开口；及移除所述阵列区的源／漏极接触开口下的第一覆盖层。

【技术特征摘要】
1.一种快闪存储器的制作方法，其特征在于，所述制作方法包括 提供一衬底，包括一阵列区和一周边区；形成多个栅极于所述阵列区和所述周边区的衬底上； 形成一第一间隙壁于所述阵列区和所述周边区的栅极侧壁； 形成一第一覆盖层于所述阵列区和所述周边区的衬底和所述栅极上方； 图形化所述第一覆盖层，形成对准所述阵列区的所述栅极间区域的图形化第一覆盖层，以定义所述阵列区的源极和漏极的区域；形成一第二间隙壁于所述周边区的栅极侧壁； 形成一第二覆盖层于所述栅极和所述图形化第一覆盖层上方； 图形化所述第二覆盖层，于所述阵列区的所述图形化第一覆盖层上形成一阵列区的源 /漏极接触开口 ；及移除所述阵列区的源/漏极接触开口下的第一覆盖层。2.如权利要求1所述的快闪存储器的制作方法，其特征在于，在图形化所述第二覆盖层之前，还包括对所述第二覆盖层进行一研磨工艺。3.如权利要求2所述的快闪存储器的制作方法，其特征在于，在对所述第二覆盖层进行研磨工艺之前，还包括回刻蚀所述阵列区上方的部分第二覆盖层。4.如权利要求1所述的快闪存储器的制作方法，其特征在于，所述第一覆盖层是一多晶娃层。5.如权利要求1所述的快闪存储器的制作方法，其特征在于，所述第二覆盖层是一硼硅玻璃层。6.如权利要求1所述的快闪存储器的制作方法，其特征在于，所述第一和第二间隙壁是氮化硅所组成。7.一种快闪存储器...

【专利技术属性】
技术研发人员：蒋汝平，韦承宏，廖修汉，廖振刚，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：71