半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件及其制造方法。半导体器件具备：平面状硅层上的柱状硅层；形成于柱状硅层的底部区域的第1n+型硅层；形成于柱状硅层的上部区域的第2n+型硅层；形成于第1及第2n+型硅层之间的沟道区域周围的栅极绝缘膜；具有形成于栅极绝缘膜周围的第1金属硅化合物层的栅极电极；形成于栅极电极与平面状硅层之间的绝缘膜；形成于柱状硅层的上部侧壁的绝缘膜边壁；形成于平面状硅层的第2金属硅化合物层；及形成于第2n+型硅层上的接触部。

【技术实现步骤摘要】

本专利技术涉及一种，并且还涉及一种环绕式栅极晶体管 (Surrounding Gate Transistor, SGT)及其制造方法。
技术介绍
半导体集成电路中，尤以使用MOS (Metal Oxide Semiconductor，金属氧化物半导体)晶体管的集成电路已朝高集成化迈进。随着半导体集成电路的高集成化，集成电路中所使用的MOS晶体管，其微细化也进展至纳米(nano)领域。然而，当MOS晶体管的微细化进展时，泄漏(leak)电流的抑制会变得困难。此外，也有为了确保MOS晶体管的动作所需的电流量而无法缩小电路的占有面积的问题。为了解决此种问题，乃提出一种将源极、栅极、漏极相对于衬底呈垂直方向配置，由栅极包围柱状半导体层的构造的环绕式栅极晶体管(参照例如日本特开平2-71556号)。在MOS晶体管中，已知有在成为栅极电极、源极及漏极的高浓度硅层，形成由金属与硅的化合物所形成的化合物层。通过在高浓度硅层上形成厚的金属硅化合物层，可使高浓度硅层更为低电阻化。在SGT中，也通过在成为栅极电极、源极及漏极的高浓度硅层上形成厚的金属硅化合物层，可使成为栅极电极、源极、漏极的高浓度硅层更为低电阻化。然而，当在柱状硅层上部的高浓度硅层上形成厚的金属硅化合物层时，会有金属硅化合物层形成为钉齿(spike)状的可能。当金属硅化合物层形成为钉齿状时，该钉齿状金属硅化合物层不仅会到达形成于柱状硅层上部的高浓度硅层，还会到达该高浓度硅层下的沟道(channel)部。由此，SGT即难以作为晶体管而动作。上述现象可通过将形成于柱状硅层上部的高浓度硅层增厚来避免。换言之，只要将高浓度硅层形成较形成为钉齿状的金属硅化合物层为厚即可。然而，由于高浓度硅层的电阻与其长度成比例，因此当将形成于柱状硅层上部的高浓度硅层增厚时，高浓度硅层的电阻就会增加。因此，难以达到高浓度硅层的低电阻化。此外，在柱状硅层上部的高浓度硅层上形成金属硅化合物层时，所形成的金属硅化合物层的厚度会有随着柱状硅层的直径变小而增厚的现象。当柱状硅层的直径变小，且形成于柱状硅层上的金属硅化合物层的厚度变厚时，会在形成于柱状硅层的上部的高浓度硅层与沟道部的接合部分，形成金属硅化合物层。此即成为泄漏电流的原因。上述现象可通过将形成于柱状硅层上部的高浓度硅层增厚来避免。换言之，只要将高浓度硅层形成较随着柱状硅层的直径变小而变厚的金属硅化合物层还厚即可。然而， 如上所述，由于高浓度硅层的电阻与其长度成比例，因此当将形成于柱状硅层上部的高浓度硅层增厚时，高浓度硅层的电阻即增加，而使低电阻化变得困难。
技术实现思路
(专利技术所欲解决的问题)通常，在MOS晶体管中，形成于成为栅极电极、源极及漏极的高浓度硅层上的金属硅化合物层，硅在相同步骤中形成。与MOS晶体管相同，在SGT中，形成于成为栅极电极、源极及漏极的高浓度硅层上的金属硅化合物层，也在相同步骤中形成。因此，在SGT中，于成为栅极电极、源极及漏极的高浓度硅层的任一层形成厚的金属硅化合物层时，会在成为栅极电极、源极及漏极的高浓度硅层所有层形成金属硅化合物层。如上所述，在柱状半导体层上形成金属硅化合物层时，金属硅化合物层形成为钉齿状。因此，需将形成于柱状硅层上部的高浓度硅层形成较厚，以避免该钉齿状金属硅化合物层到达沟道区域。结果，该高浓度硅层的电阻就会增大。在SGT的栅极电极中，大多以与形成该栅极电极的材质相同材质来进行栅极配线。因此，通过在栅极电极及栅极配线形成金属硅化合物层为较厚，使栅极电极及栅极配线为低电阻化。借此，可达成SGT的高速动作。此外，在SGT中，也大多使用配置于柱状硅层下的平面状硅层来进行配线。因此，通过在与该平面状硅层相同层形成金属硅化合物层为较厚以与该平面状硅层一体化，使平面状硅层为低电阻化，可达成SGT的高速动作。另一方面，由于SGT的柱状硅层上部的高浓度硅层与接触部(contact)直接连接， 因此难以在该柱状硅层上部的高浓度硅层进行配线。因此，金属硅化合物层会形成于接触部与高浓度硅层之间。由于电流流通于该金属硅化合物层的厚度方向，因此柱状硅层上部的高浓度硅层与金属硅化合物层的厚度对应而低电阻化。如前所述，为了在柱状硅层上部形成金属硅化合物层为较厚，只有将形成于柱状硅层上部的高浓度硅层形成为较厚。然而，由于高浓度硅层的电阻与其长度成比例，因此当将高浓度硅层增厚时，高浓度硅层的电阻会增大。结果，难以达成高浓度硅层的低电阻化。此外，与MOS晶体管相同，会有随着SGT的微细化，在多层配线间产生寄生电容，因而使得晶体管的动作速度降低的问题。(解决问题的手段)本专利技术有鉴于上述问题而研发，其目的在提供一种具有良好特性而且实现微细化的。为了达成上述目的，本专利技术的第1实施例的半导体器件的特征为具备第1平面状半导体层；第1柱状半导体层，形成于该第1平面状半导体层上；第1高浓度半导体层，形成于该第1柱状半导体层的下部区域与所述第1平面状半导体层；第2高浓度半导体层，与所述第1高浓度半导体层相同导电型，形成于所述第1柱状半导体层的上部区域；第1栅极绝缘膜，以包围该第1柱状半导体层的方式形成于所述第1高浓度半导体层与所述第2高浓度半导体层之间的所述第1柱状半导体层的侧壁；第1栅极电极，以包围该第1栅极绝缘膜的方式形成于该第1栅极绝缘膜上；第1绝缘膜，形成于该第1栅极电极与所述第1平面状半导体层之间；第1绝缘膜边壁(side wall)，与所述第1栅极电极的上表面及所述第1柱状半导体层的上部侧壁相接，且以包围该第1柱状半导体层的所述上部区域的方式形成；第2金属半导体化合物层，以与所述第1高浓度半导体层相接的方式形成于与所述第1平面状半导体层相同的层；及第1接触部，形成于所述第2高浓度半导体层上；所述第1接触部与所述第2高浓度半导体层直接连接；所述第1栅极电极具备第1金属半导体化合物层。优选为还具备形成于所述第1接触部与所述第2高浓度半导体层之间的第5金属半导体化合物层；该第5金属半导体化合物层的金属为与所述第1金属半导体化合物层的金属及所述第2金属半导体化合物层的金属不同种类的金属。优选为所述第1栅极电极还具备形成于所述第1栅极绝缘膜与所述第1金属半导体化合物层之间的第1金属膜。为了达成上述目的，本专利技术的第2实施例的半导体器件具备第1晶体管与第2晶体管；该第1晶体管具备第1平面状半导体层；第1柱状半导体层，形成于该第1平面状半导体层上；第2导电型第1高浓度半导体层，形成于该第1柱状半导体层的下部区域与所述第1平面状半导体层；第2导电型第2高浓度半导体层，形成于所述第1柱状半导体层的上部区域；第1栅极绝缘膜，以包围该第1柱状半导体层的方式形成于所述第1高浓度半导体层与所述第2高浓度半导体层之间的所述第1柱状半导体层的侧壁；第1栅极电极，以包围该第1栅极绝缘膜的方式形成于该第1栅极绝缘膜上；第1绝缘膜，形成于该第1栅极电极与所述第1平面状半导体层之间；第1绝缘膜边壁，与所述第1栅极电极的上表面及所述第1柱状半导体层的上部侧壁相接，且以包围该第1柱状半导体层的所述上部区域的方式形成；第2金属半导体化合物层，以与所述第1高浓度半导体层相接的方式形成于与所述第1平面状半导体层相同的层；及第1接触部，形成于所述第2高浓度半导体层上；所本文档来自技高网...

【技术保护点】
１．一种半导体器件，其特征在于，具备：第１平面状半导体层；第１柱状半导体层，形成于该第１平面状半导体层上；第１高浓度半导体层，形成于该第１柱状半导体层的下部区域与所述第１平面状半导体层；第２高浓度半导体层，与所述第１高浓度半导体层相同导电型，形成于所述第１柱状半导体层的上部区域；第１栅极绝缘膜，以包围该第１柱状半导体层的方式形成于所述第１高浓度半导体层与所述第２高浓度半导体层之间的所述第１柱状半导体层的侧壁；第１栅极电极，以包围该第１栅极绝缘膜的方式形成于该第１栅极绝缘膜上；第１绝缘膜，形成于该第１栅极电极与所述第１平面状半导体层之间；第１绝缘膜边壁，与所述第１栅极电极的上表面及所述第１柱状半导体层的上部侧壁相接，且以包围该第１柱状半导体层的所述上部区域的方式形成；第２金属半导体化合物层，以与所述第１高浓度半导体层相接的方式形成于与所述第１平面状半导体层相同的层；及第１接触部，形成于所述第２高浓度半导体层上；所述第１接触部与所述第２高浓度半导体层直接连接；所述第１栅极电极具备第１金属半导体化合物层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：舛冈富士雄，中村广记，新井绅太郎，工藤智彦，姜禹，崔敬仁，李伊索，李翔，陈智贤，沈南胜，布里日捏兹索夫·维拉地米尔，布德哈拉久·卡维沙·戴维，星拿伐布，
申请(专利权)人：日本优尼山帝斯电子株式会社，
类型：发明
国别省市：JP