本发明专利技术涉及一种极低功耗、宽温度范围带隙基准源，属于模拟集成电路设计领域。该基准源包括启动电路、基准电压产生电路、基准电压输出电路和电压缓冲器；启动电路与基准电压产生电路相连，基准电压产生电路与基准电压输出电路相连，基准电压输出电路连接到缓冲器；其中，启动电路用于保证电路在启动过程时能够脱离非理想工作点并进入正常工作点，并保证在电源电压受到干扰时电路能够不偏离正常工作点，基准电压产生电路用于给电路提供偏置电流以及产生一个独立于地的基准电压，基准电压输出电路用于输出一个相对地电位的基准电压。本发明专利技术在极低功耗，较宽的温度范围内下可以实现较低的基准电压温度系数，而且对工艺的敏感性很低。
【技术实现步骤摘要】
本专利技术属于模拟集成电路领域，特别涉及一种极低功耗、宽温度范围亚阈值型电压基准源电路。
技术介绍
电压基准源是集成电路中不可或缺的构成模块，它的作用是为其他电路模块提供一个对电源电压、温度等无关的基准电压。随着标准CMOS工艺进入深亚微米时代，电源电压必须随着工艺的进步而下降，同时器件的本征增益也随着工艺的进步而变小。因此，模拟集成电路遇到了越来越大的挑战。此外，随着基于电池的移动设备的迅速增加，功耗问题越来越成为集成电路设计的瓶颈。为了适应工艺的进步和低功耗电路设计的需求，电压基准源也必须降低功耗。为了降低基准源系统的功耗，各国论文、专利中已经提出了很多方法。对于基于三极管的传统电压基准源，降低功耗最直接的方法是增加电阻的阻值，从而使基准源电路中每条支路的电流降低。对于功耗为纳瓦级的电压基准源电路来说，各条支路的电阻阻值一般为兆欧量级，这会占用很大的版图面积，而且因为电阻产生的输出噪声也会增大。对于基于亚阈值结构的电压基准源来说，由于电路中的MOS管工作于亚阈值区，因此亚阈值结构的电压基准源的功耗一般会在微瓦以下的极低功耗。国际上有关亚阈值结构电压基准源的文献报导了一种典型的典型亚阈值结构电压基准源的输出电路结构，如图1所示，该电路设计适用的温度范围一般是-20°c-80°c，基本符合大部分民用电子产品的要求。图1中的电路在高温下器件参数的变化以及亚阈值基准源电路可靠性下降的原因说明如下图1中所示电路主要由两个电流镜PMOS管以及1个高阈值的NMOS管Mtk以及一个普通阈值的NMOS管Mth组成。其连接关系如下Mtk的源极和衬底与地相连，栅极与Mth的栅极相连，漏极与Mth的源极相连；Mth的源极与Mtk的漏极相连，衬底与地相连，栅极与源极以及电流镜PMOS管M2的漏极相连。Mtk与Mth均工作于亚阈值区，亚阈值区MOS管的源漏电流Id满足表达式(1) 其中，Itl是肌3管工作于亚阈值区的本征电流，Vgs为MOS管的栅源电压，Vth为MOS 管的阈值电压，Vt是一个正比于绝对温度T的一个电压值，常温下约为^mV, W是MOS管的沟道宽度，L是MOS管的沟道长度，η是一个与工艺相关的值。式⑵为在不考虑漏电流的情况下，即流过Mtk与Mth的电流相等，理想基准电压的表达式，基准电压为Mtk与Mth栅源电压的差值其中，k是波尔兹曼常数，q为电子的电荷量，t。x是MOS管栅的厚度。由于Mtn的源极电位高于衬底电位，考虑到高温下的过载流子效应，有一部分电流将从Mtn的源极和衬底之间漏掉。这样，流过Mth的电流将小于流过Mtk的电流，表达式(2) 将被修正为表达式(3)Vbg = Vgsjk -VgsM = Vthtk -Vthjn +^lnq= Vbg(Ideal)+^lni1^) = Vbg{ideai) + Vbg(error)其中，Id为MOS管的源漏电流。基准电压温度系数TC见表达式TC= —感 U— xl(f(4) L 」 Vbg*TR Vbg(IdeaI)* TR其中，TR为温度的变化范围。这样，高温下，基准电压值就偏离了预设值，并且其温度稳定性也会变差。以 umcO. 18um工艺下的某基准源电路为例说明。在150°C时，如果每条支路的电流为ΙΟηΑ， Mtn的源衬漏电流将会达到8nA，基准电压的偏差值Vbg (error)为41. 8mV, TC的误差值达到 4Mppm/°C。随着工艺的改进，器件特征尺寸的缩小，MOS器件的栅越来越薄，漏电流会越来越大，这个效应会更加明显。由于某些领域的电子产品要求器件能够工作于125°C以上，这时就需要对限制亚阈值结构电压基准源温度适用范围的因素进行分析，并做出改进，使之具备较宽的工作温度范围。
技术实现思路
本专利技术的目的是为克服现有技术中的不足，提供一种极低功耗、宽温度范围带隙电压基准源，本专利技术具有应用温度范围宽，输出电压灵活度高，电路结构简单等显著优点， 特别适用于低功耗、高温可靠性要求高的集成电路的应用。本专利技术提供的一种极低功耗、宽温度范围亚阈值基准电压源，其特征在于，该基准源电路包括启动电路、基准电压产生电路，基准电压输出电路以及缓冲器电路四部分；其中，启动电路与基准电压产生电路相连，基准电压产生电路与基准电压输出电路相连，基准电压输出电路连接到电压缓冲器；启动电路用于保证电路在上电后整个电路能够摆脱非正常工作状态而工作于正常的工作状态；基准电压产生电路用于产生一个恰当的电流以及一个与温度和电源电压无关的基准电压；基准电压输出电路将该基准电压复制后输出；缓冲器电路用于增强电压基准源电路的驱动能力。本专利技术的优点和积极效果本专利技术利用亚阈值结构实现的具有较好温度系数、以及较宽温度范围的电压基准源。该电路结构简单，可以工作中IV的低电压电源电压下，在消耗很小的静态功耗的情况下实现一种较低温度系数、较宽温度范围(可工作于-40°C-15(TC)的电压基准源，特别适用于便携式移动设备等低电压、低功耗系统中，同时适用于某些对高温可靠性要求较高的系统中。 附图说明图1为一种典型亚阈值结构电压基准源的输出电路结构；图2本专利技术的组成框图；图3为本专利技术的具体实施电路结构图；图4为本专利技术的基准电压产生电路中的运算放大器AMP的组成电路结构图。 具体实施例方式下面将参考附图，结合实施例，对本专利技术进行详细描述，以更加明确本专利技术的目的、实施过程和优点。本专利技术的一种极低功耗、宽温度范围亚阈值基准电压源如图2所示，它由启动电路、基准电压产生电路，基准电压输出电路以及缓冲器电路组成。启动电路用于保证电路在上电后整个电路能够摆脱非正常工作状态而进入正常的工作状态，并保证在电源电压受到干扰时电路能够不偏离正常工作点；基准电压产生电路用于产生一个与电源电压、温度以及工艺弱相关的基准电压， 以及产生整个电路工作所需的偏置电流；基准电压输出电路用于复制并输出一个相对于地电位的基准电压；缓冲器电器是用于增强电压基准源电路的驱动能力；上述各部分电路的连接关系为启动电路与基准电压产生电路相连，基准电压产生电路与基准电压输出电路相连，基准电压输出电路与电压缓冲器连接本专利技术的基准电压源的实施电路如图3所示，各部分电路分别说明如下启动电路如图3中虚线框I所示，它由匪OS管Mltl，M11, M13和PMOS管M12组成，其中，PMOS管M12的栅极和漏极相连，并与NMOS管M11的漏极相连，其源极与电源相连；NMOS管 M11的漏极与栅极相连，源极与NMOS管Mltl的漏极以及NMOS管M13的栅极相连；NMOS管Mltl 的源极与地相连，栅极与基准电压输出电路中的PMOS管M6的漏极相连；NMOS管M13的源极与地相连，漏极与基准电压产生电路中的运放输出相连。启动电路的工作原理为若基准电压源电路进入非理想工作点，即PMOS管M12的栅极电压很高而且输出电流为零，这时启动电路中的NMOS管Mltl被关断，从而使点A的电压处于高电位；这时，NMOS管M13导通，从而将点B处的电压拉低，这时PMOS管M4, M5, M6导通，电路开始工作，从而输出电压达到设定值。当输出电压达到设定值后，启动电路中的NMOS管 M10导通，从而拉低点A处的电压，这时，NMOS管M13关断，使启动电路与主体电路(明确什么电本文档来自技高网...
【技术保护点】
１．一种极低功耗、宽温度范围亚阈值基准电压源，其特征在于，该基准源电路包括启动电路、基准电压产生电路，基准电压输出电路以及缓冲器电路四部分；其中，启动电路与基准电压产生电路相连，基准电压产生电路与基准电压输出电路相连，基准电压输出电路连接到电压缓冲器；启动电路用于保证电路在上电后整个电路能够摆脱非正常工作状态而工作于正常的工作状态；基准电压产生电路用于产生一个恰当的电流以及一个与温度和电源电压无关的基准电压；基准电压输出电路将该基准电压复制后输出；缓冲器电路用于增强电压基准源电路的驱动能力。
【技术特征摘要】
1.一种极低功耗、宽温度范围亚阈值基准电压源，其特征在于，该基准源电路包括启动电路、基准电压产生电路，基准电压输出电路以及缓冲器电路四部分；其中，启动电路与基准电压产生电路相连，基准电压产生电路与基准电压输出电路相连，基准电压输出电路连接到电压缓冲器；启动电路用于保证电路在上电后整个电路能够摆脱非正常工作状态而工作于正常的工作状态；基准电压产生电路用于产生一个恰当的电流以及一个与温度和电源电压无关的基准电压；基准电压输出电路将该基准电压复制后输出；缓冲器电路用于增强电压基准源电路的驱动能力。2.如权利要求1所述的基准电压源，其特征在于，所述启动电路由1个PMOS管(M12)以及3个NMOS管(Mltl，Mn，M13)构成，连接关系为第一 PMOS管(M12)的栅极和漏极相连，并与第二 NMOS管(M11)的漏极相连，其源极与电源相连；第二 NMOS管(M11)的漏极与栅极相连， 源极与第一 NMOS管(Mltl)的漏极以及第三NMOS管(M13)的栅极相连；第一 NMOS管(Mltl)的源极与地相连，栅极与基准电压输出电路中的第五PMOS管(M6)的漏极相连；第三NMOS管 (M13)的源极与地相连，漏极与基准电压产生电路中的运放输出相连；基准电压产生电路由 2个NMOS管(M1, M2)，3个PMOS管(M3, M4, M5)以及一个运放(AMP)构成，连接关系为第四 NMOS管(M1)的源极与地相连，漏极与栅极相连并且与运放(AMP)的负输入端Vin2以及第三 PMOS管(M4)的漏极相连；第五NMOS管(M2)的源极与地相连，漏极与栅极相连并且与第二 PMOS管(M3)的漏极相连；第三PMOS管(M4)的源极与电源相连，栅极与第四PMOS管(M5)的栅极以及运放(AMP)的输出相连；第四PMOS管(M5)的源极与...
【专利技术属性】
技术研发人员：李冬梅，苑朋朋，刘力源，王鑫，
申请(专利权)人：清华大学，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。