封装件及其制造方法技术

本发明专利技术提供一种封装件及其制造方法。所述封装件包括：基板；布线图案，形成在基板上；多个半导体芯片，堆叠在基板的上表面上，并电连接到布线图案；包封材料层，形成在基板的上表面上，以包封所述多个半导体芯片，其中，基板包括至少一个主体部分和至少一个台阶状部分，所述多个半导体芯片中的至少一个半导体芯片的至少一部分设置在所述至少一个台阶状部分上并电连接到布线图案的设置在所述至少一个台阶状部分上的至少一部分。因为采用半导体材料来形成作为用于安装芯片的基板，以代替现有技术中的印刷电路板，所以简化了封装件的制造工艺，降低了封装件的制造成本，提高了封装件的电性能，并能够以晶片级别来实现堆叠芯片式封装件。

【技术实现步骤摘要】

本专利技术涉及半导体封装领域，更具体地讲，涉及一种。
技术介绍
随着半导体技术的不断发展，对于多功能的半导体芯片封装件的需求在不断增加。考虑到装置小型化的需要，需要将多个分别执行不同的功能的半导体芯片被设置在单个封装件中，以减少所需封装件的数量和所占空间。因此，已经开发出了堆叠芯片式封装件。在堆叠芯片式封装件中，例如，通过引线键合或倒装芯片等工艺，将彼此堆叠设置的多个半导体芯片安装在作为基板的印刷电路板(PCB)上，并通过设置在印刷电路板(PCB)的与安装有半导体芯片的表面相对的表面上的连接件将半导体芯片电连接到外部。如上所述，在现有技术中，需要在制造堆叠芯片式封装件的过程中使用具有预定图案的印刷电路板(PCB)。因此，制造工艺较复杂，难以降低堆叠芯片式封装件的制造成本， 且在制造出的堆叠芯片式封装件中的金属连接引线较长，信号完整性较差。此外，限于印刷电路板(PCB)的尺寸而难以减小堆叠芯片式封装件的尺寸和所占空间。因此，现有的堆叠芯片式无法满足不断加深的产品多样化需求以及高速度、低成本、小尺寸、电性能优秀的发展趋势。
技术实现思路
本专利技术的示例性实施例的目的在于克服在现有技术中的上述和其他缺点。为此， 本专利技术的示例性实施例提供一种，其中，采用半导体材料来形成作为用于安装芯片的基板，以代替现有技术中的印刷电路板(PCB)，从而简化了封装件的制造工艺，降低了封装件的制造成本，提高了封装件的电性能，并能够以晶片级别来实现堆叠芯片式封装件。本专利技术的示例性实施例还提供一种，其中，将形成在基板上的布线图案的至少一部分暴露到所述封装件的外部，并在布线图案的暴露的至少一部分上设置连接件，从而简化了封装件的结构，降低了封装件的制造成本，提高了封装件的电性能。本专利技术的示例性实施例还提供一种，其中，在包封材料层上设置电连接到布线图案的暴露的至少一部分的另一布线图案，并在所述另一布线图案上设置连接件，从而提高了连接件(例如，焊球)的设置空间，简化了制造工艺(例如，降低了植球工艺的难度)。根据本专利技术的示例性实施例，一种封装件包括基板；布线图案，形成在基板上； 多个半导体芯片，堆叠在基板的上表面上，并电连接到布线图案；包封材料层，形成在基板的上表面上，以包封所述多个半导体芯片，其中，基板包括至少一个主体部分和至少一个台阶状部分，所述多个半导体芯片中的至少一个半导体芯片的至少一部分设置在所述至少一个台阶状部分上并电连接到布线图案的设置在所述至少一个台阶状部分上的至少一部分。基板由半导体材料形成。所述至少一个主体部分和所述至少一个台阶状部分通过蚀刻工艺而一体地形成。布线图案通过镀覆工艺形成在基板上。所述多个半导体芯片以倒装芯片的方式堆叠地安装在基板的上表面上并电连接到布线图案。所述封装件还包括通孔，形成在基板中，并电连接到布线图案。所述封装件还包括连接件，设置在基板的下表面上，连接件被通孔电连接到布线图案，从而将所述多个半导体芯片电连接到外部。布线图案的至少另一部分暴露到所述封装件的外部。所述封装件还包括连接件，设置在布线图案的暴露的所述至少另一部分上，连接件电连接到布线图案的暴露的所述至少另一部分，以将所述多个半导体芯片电连接到外部。所述多个半导体芯片中的至少另一半导体芯片设置在所述至少一个主体部分上并电连接到布线图案的设置在所述至少一个主体部分上的至少又一部分，包括设置在所述至少一个台阶状部分上的至少一部分的所述至少一个半导体芯片的至少另一部分堆叠在所述至少另一半导体芯片上。根据本专利技术的另一示例性实施例，一种制造封装件的方法包括如下步骤形成基板，其中，基板包括至少一个主体部分和至少一个台阶状部分；在基板上形成布线图案；将多个半导体芯片堆叠在基板的上表面上并电连接到布线图案，其中，将所述多个半导体芯片中的至少一个半导体芯片的至少一部分设置在所述至少一个台阶状部分上并电连接到布线图案的设置在所述至少一个台阶状部分上的至少一部分；在基板的上表面上形成包封材料层，以包封所述多个半导体芯片。基板由半导体材料形成。在形成基板的步骤中，通过蚀刻工艺来一体地形成所述至少一个主体部分和所述至少一个台阶状部分。通过镀覆工艺来在基板上形成布线图案。以倒装芯片的方式将所述多个半导体芯片安装在基板的上表面上并电连接到布线图案。所述方法还包括在基板中形成电连接到布线图案的通孔。所述方法还包括在基板的下表面上设置连接件，使得连接件被通孔电连接到布线图案，从而将所述多个半导体芯片电连接到外部。在形成包封材料层的步骤中，将布线图案的至少另一部分暴露到所述封装件的外部。所述方法还包括在布线图案的暴露的所述至少另一部分上形成连接件，使得连接件电连接到布线图案的暴露的所述至少另一部分，以将所述多个半导体芯片电连接到外部。在堆叠所述多个半导体芯片的步骤中，将所述多个半导体芯片中的至少另一半导体芯片设置在所述至少一个主体部分上并电连接到布线图案的设置在所述至少一个主体部分上的至少又一部分，并将包括设置在所述至少一个台阶状部分上的至少一部分的所述至少一个半导体芯片的至少另一部分堆叠在所述至少另一半导体芯片上。 附图说明图1是示出根据一个本专利技术的示例性实施例的封装件的剖视图；图2是示出根据另一个本专利技术的示例性实施例的封装件的剖视图；图3A至图3F是示出根据本专利技术的示例性实施例的制造封装件的方法的剖视图；图4A至图4G是示出根据本专利技术的示例性实施例的制造封装件的方法的剖视图。具体实施例方式下文中，将参照附图来详细描述本专利技术的示例性实施例。然而，本专利技术可以以许多不同的形式来实施，且不应该限于这里阐述的示例性实施例。相反，提供这些示例性实施例使得本公开将是彻底和完整的，并可以把示例性实施例的范围充分地传达给本领域技术人员。为了清楚起见，可能在附图中夸大了层和区域的尺寸和相对尺寸。此外，在附图中，相同或相似的标号可以表示相同或相似的元件。图1是示出根据本专利技术的示例性实施例的封装件10的剖视图。如图1中所示，根据本专利技术的示例性实施例的封装件10可以包括基板11、布线图案12、半导体芯片13和包封材料层14。基板11可以由半导体材料形成，然而，本专利技术的示例性实施例不限于此。在本专利技术的至少一个其他的示例性实施例中，可以根据需要而由其他的半导体材料、绝缘材料和/ 或导电材料来形成基板11。例如，如果由导电材料(例如，金属)形成基板11，则可以根据需要而在由金属形成的基板11的整个表面或一部分表面上形成介电层，以提供良好的绝缘特性。基板11可以包括至少一个主体部分Ila和至少一个台阶状部分lib、11c。虽然在图1中仅示出了基板11包括一个主体部分Ila和两个台阶状部分llb、llc，但是本专利技术的示例性实施例不限于此。在本专利技术的至少一个其他的示例性实施例中，可以根据需要而形成包括多个主体部分和一个或两个以上的台阶状部分的基板11。如图1中所示，至少一个主体部分Ila和至少一个台阶状部分IlbUlc可以具有不同的高度。例如，主体部分Ila可以具有最小的高度，台阶状部分Ilc可以具有最大的高度，台阶状部分lib可以具有大于主体部分Ila的高度并小于台阶状部分Ilc的高度的高度。如此，可以在基板11的上表面上形成具有不同高度的台阶形状。在本专利技术的至少一个其他的示例性实施例中，至少一个主体本文档来自技高网...

【技术保护点】
１．一种封装件，其特征在于所述封装件包括：基板；布线图案，形成在基板上；多个半导体芯片，堆叠在基板的上表面上，并电连接到布线图案；包封材料层，形成在基板的上表面上，以包封所述多个半导体芯片，其中，基板包括至少一个主体部分和至少一个台阶状部分，所述多个半导体芯片中的至少一个半导体芯片的至少一部分设置在所述至少一个台阶状部分上并电连接到布线图案的设置在所述至少一个台阶状部分上的至少一部分。

【技术特征摘要】
1.一种封装件，其特征在于所述封装件包括基板；布线图案，形成在基板上；多个半导体芯片，堆叠在基板的上表面上，并电连接到布线图案；包封材料层，形成在基板的上表面上，以包封所述多个半导体芯片，其中，基板包括至少一个主体部分和至少一个台阶状部分，所述多个半导体芯片中的至少一个半导体芯片的至少一部分设置在所述至少一个台阶状部分上并电连接到布线图案的设置在所述至少一个台阶状部分上的至少一部分。2.如权利要求1所述的封装件，其特征在于，基板由半导体材料形成。3.如权利要求2所述的封装件，其特征在于，所述至少一个主体部分和所述至少一个台阶状部分通过蚀刻工艺而一体地形成。4.如权利要求1所述的封装件，其特征在于，布线图案通过镀覆工艺形成在基板上。5.如权利要求1所述的封装件，其特征在于，所述多个半导体芯片以倒装芯片的方式堆叠地安装在基板的上表面上并电连接到布线图案。6.如权利要求1所述的封装件，其特征在于所述封装件还包括通孔，形成在基板中，并电连接到布线图案。7.如权利要求6所述的封装件，其特征在于所述封装件还包括连接件，设置在基板的下表面上，连接件被通孔电连接到布线图案，从而将所述多个半导体芯片电连接到外部。8.如权利要求1所述的封装件，其特征在于，布线图案的至少另一部分暴露到所述封装件的外部。9.如权利要求8所述的封装件，其特征在于所述封装件还包括连接件，设置在布线图案的暴露的所述至少另一部分上，连接件电连接到布线图案的暴露的所述至少另一部分，以将所述多个半导体芯片电连接到外部。10.如权利要求1所述的封装件，其特征在于，所述多个半导体芯片中的至少另一半导体芯片设置在所述至少一个主体部分上并电连接到布线图案的设置在所述至少一个主体部分上的至少又一部分，包括设置在所述至少一个台阶状部分上的至少一部分的所述至少一个半导体芯片的至少另一部分堆叠在所述至少另一半导体芯片上。11.一种制造封装件的方法，其特征在于所述方法包括如下步骤形成基板，...

【专利技术属性】
技术研发人员：马慧舒，杜茂华，陈松，阮春燕，
申请(专利权)人：三星半导体中国研究开发有限公司，三星电子株式会社，
类型：发明
国别省市：32