【技术实现步骤摘要】
本专利技术通常涉及半导体器件制造以及，更加具体地讲，涉及深能级掺杂形成导致的晶体管器件中接触电阻的降低。
技术介绍
集成电路(IC)包括在半导体衬底上形成的大量晶体管。例如金属氧化物半导体场效应晶体管(MOSFET)的晶体管通常被构造在体衬底的顶表面上。掺杂衬底，以形成杂质扩散层(即，源极和漏极区域)。位于源极和漏极区域之间的是导电层，被薄介电层隔离，可作为用于晶体管的栅极。栅极控制在源极和漏极区域之间形成的沟道内的电流。为了降低与MOSFET的源极和漏极相关的串联电阻，半导体制造商采用了称为硅化的自对准硅化物或“自对准硅化“salicide””工艺。典型地，硅化要通过在半导体衬底中的源极和漏极区域的暴露的表面上淀积难熔金属(例如，钴(Co)、钛(Ti)、镍(Ni)、铂(Pt)、钨(W)等)来完成。在退火工艺期间，源极和漏极区域中的硅(Si)原子与难熔金属原子反应，由此形成硅化物层。绝缘区域上的难熔金属部分会保持不反应而可以被选择性地除去。通过帮助突破残余的表面氧化物，剩余的硅化物层降低了硅化物源极/漏极结处的接触电阻，从而形成良好的电接触。硅MOSFET按比例缩小需要连续降低栅极长度、栅极电介质厚度，和更高的衬底掺杂。随着这些参数的改善，本征器件电阻会按比例降到1000Ω-μm以下，导致更快的器件。然而，当此类器件在尺寸上按比例缩小时，用于接触源极和漏极区域的硅化物材料日益变成与源极/漏极(S/...
【技术保护点】
１．一种在半导体器件中形成低电阻接触结构的方法，所述方法包括以下步骤：在半导体衬底中形成掺杂的半导体区域；在所述掺杂的半导体区域的上部处形成深能级杂质区域；通过退火激活所述掺杂的半导体区域和所述深能级杂质区域二者中的掺杂剂；以及在所述深能级杂质区域之上形成金属接触以在其之间产生金属－半导体界面。
【技术特征摘要】
2010.06.03 US 12/793,0461.一种在半导体器件中形成低电阻接触结构的方法，所述方法包括以
下步骤：
在半导体衬底中形成掺杂的半导体区域；
在所述掺杂的半导体区域的上部处形成深能级杂质区域；
通过退火激活所述掺杂的半导体区域和所述深能级杂质区域二者中的
掺杂剂；以及
在所述深能级杂质区域之上形成金属接触以在其之间产生金属-半导
体界面。
2.根据权利要求1的方法，其中：
所述掺杂的半导体区域为n型；以及
所述深能级杂质区域包括深能级施主区域。
3.根据权利要求2的方法，还包括通过注入从一种或多种VI族或VII
族元素中选择的核素形成所述深能级施主区域。
4.根据权利要求3的方法，还包括在大于或等于对应于能带弯曲区域
的所述掺杂的半导体区域的耗尽宽度的深度处形成所述深能级施主区域。
5.根据权利要求4的方法，其中：
所述衬底为硅；以及
所述掺杂的半导体区域被掺杂至约1020掺杂剂原子/cm3的浓度。
6.根据权利要求1的方法，其中：
所述掺杂的半导体区域为p型；以及
所述深能级杂质区域包括深能级受主区域。
7.根据权利要求6的方法，还包括通过注入从一种或多种I族或II
族元素选择的核素形成所述深能级受主区域。
8.根据权利要求7的方法，还包括在大于或等于对应于能带弯曲区域
的所述掺杂的半导体区域的耗尽宽度的深度处形成所述深能级受主区域。
9.根据权利要求8的方法，其中：
所述衬底为硅；以及
所述掺杂的半导体区域被掺杂至约1019原子/cm3至约1022原子/cm3的
浓度。
10.根据权利要求1的方法，其中所述金属接触为通过在所述深能级
杂质区域之上淀积难熔金属并退火以将所述难熔金属和所述深能级杂质区
域的一部分转化为金属硅化物而形成的金属硅化物接触。
11.一种半导体器件中的低电阻接触结构，包括：
掺杂的半导体区域，形成在半导体衬底中；
深能级杂质区域，形成在所述掺杂的半导体区域的上部处；以及
金属接触，形成在所述深能级杂质区域之上以在其之间产生金属-半导
体界面。
12.根据权利要求11的结构，其中：
所述掺杂的半导体区域为n型；以及
所述深能级杂质区域包括深能级施主区域。
13.根据权利要求12的结构，其中所述深能级施主区域包括从一种或
多种VI族或VII族元素中选择的核素。
14.根据权利要求13的结构，其中所述深能级施主区域被形成在大于
或等于对应于能带弯曲区域的所述掺杂的半导体区域的耗尽宽度的深度
处。
15.根据权利要求14的结构，其中：
所述衬底为硅；以及
所述掺杂的半导体区域被掺杂至约1019原子/cm3至约1022原子/cm3的
浓度。
16.根据权利要求11的结构，其中：
所述掺杂的半导体区域为p型；以及
所述深能级杂质区域...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。