具有嵌埋应变诱发材料的晶体管制造技术

本发明专利技术提出一种具有嵌埋应变诱发材料的晶体管，当在半导体装置的主动区域中形成开口、以并入应力诱发半导体材料时，通过使用布植制程，可达成较好的均匀性，以选择性地修改该主动区域的曝露部分的蚀刻行为。在此方法中，该开口的基本组构可调整成具有高度弹性，而同时又可减少对于图案负载效应的相依性。因此，晶体管特性的变化性可显著地降低。

【技术实现步骤摘要】

本专利技术大致是关于集成电路的制作，且尤是关于通过使用嵌埋的硅/锗而具有应变沟道的晶体管，以增强该晶体管的该沟道区域的电荷载子移动率。
技术介绍
复杂集成电路的制作需要提供为数甚多的晶体管组件，这些晶体管组件代表复杂电路的主要电路组件。举例来说，数以百万计的晶体管可设置在目前现有的复杂集成电路中。一般而言，目前所实施的有多个制程技术，其中，就复杂的电路系统(例如，微处理器、 储存芯片、及类似者)而言，CMOS科技是目前最大有可为的方法，其原因在于具有较好的操作速度及/或电能消耗及/或成本效益特性。在CMOS电路中，互补式晶体管(也就是， P-沟道晶体管及和η-沟道晶体管)是用来形成电路组件(例如，反相器及其它逻辑栅)， 以设计出高度复杂的电路组件(例如，CPU、储存芯片、及类似者)。在使用CMOS技术制作复杂集成电路的期间，晶体管(也就是η-沟道晶体管和P-沟道晶体管)是形成在包含结晶(crystalline)半导体层的基板上。MOS晶体管或一般的场效应晶体管(不管是n_沟道晶体管或是P-沟道晶体管)皆包含所谓的Pn-结(pn-jimction)，该pn_结是由高度掺杂的漏极和源极与設置在該漏极區域和該源極區域之間的反向或轻度掺杂的沟道区域的接口所形成。该沟道区域的导电性(也就是，该导电沟道的驱动电流能力)是由栅极电极所控制，其中，该栅极电极是形成在该沟道区域的附近，该沟道区域与该栅极电极被薄绝缘层所分离。由于对该栅极电极施加适当的控制电极而形成导电沟道时，该沟道区域的导电性与该掺杂浓度、该电荷载子的移动率、及该源极和漏极区域之间的距离(就该沟道区域中朝晶体管宽度方向的给定延伸而言)有关，其中，该距离也称为沟道长度。因此，该沟道长度的减少(以及与该沟道长度有关的沟道电阻性的减少)，为增加该集成电路的操作速度的主要设计标准。然而，该晶体管尺寸的持续缩小会涉及多个与晶体管尺寸相关的问题，而这些问题必需解决，以免过度抵销通过稳定地减少MOS晶体管的沟道长度所获得的优点。举例来说，无论是在垂直方向上、还是在侧向方向上，该漏极和源极需要有高度复杂的掺杂分布 (dopant profile)，以提供低的片电阻及接触电阻以及希望的沟道控制性。此外，该栅极介电材料也可适应该减少的沟道长度，以维持所需要的沟道控制性。然而，用以维持高度沟道控制性的一些机制也可对该晶体管的沟道区域中的电荷载子移动率造成负面影响，从而部分地抵销通过该沟道长度的减少而获得的优点。由于持续减少关键尺寸(也就是，该晶体管的栅极长度)的大小需要适应及可能新发展高度复杂制程技术，并且也可能因为移动率劣化而贡献较不明显的性能，因此，经提出可通过增加该沟道区域中一段给定的沟道长度中的电荷载子移动率，来增强该晶体管组件的沟道导电性，从而使性能有所改进，该改进的性能相当于极度缩小关键尺寸所需的技术标准的发展，但又能避免或至少延缓许多与装置缩小有关的制程适应。用来增加该电荷载子移动率的一种有效机制为例如通过在该沟道区域的附近中创造拉伸(tensile)或压缩应力(compressive stress)以在该沟道区域中产生对应的应变(strain)(该应变的产生会分别造成电子及空穴的移动率的修改)，以修改该沟道区域中的晶格(lattice)结构。举例来说，针对该主动硅材料的标准晶体(晶体)组构(也就是，(100)表面方位，而沟道长度是对准<110>方向)而言，在该沟道区域中创造拉伸应变， 会增加电子的移动率，电子的移动率的增加可接着直接转化成导电性的对应增加。另一方面，该沟道区域中的压缩应变可增加空穴的移动率，从而提供用以增强P-型晶体管的性能的可能性(potential)。将应力或应变工程引进至集成电路的制作中，是非常大有可为的方法，其原因在于，经应变的硅可视为“新”类型的半导体材料，这种半导体材料可制作更快、 效力更大的半导体装置，而不需昂贵的半导体材料，但仍需使用许多行之有年的制造技术因此，已经提出将例如硅/锗材料引进至紧邻该沟道区域，以诱发可造成对应的应变的压缩应力。当形成该Si/Ge材料时，该PMOS晶体管的漏极和源极区域选择性地凹入， 以形成开口，但该NMOS晶体管则予以遮蔽(mask)，并且接下来该硅/锗材料是通过外延成长(印itaxial growth)而选择性地形成在该PMOS晶体管的开口中。虽然该技术就ρ-沟道晶体管及该整个CMOS装置的性能增益而言具有显著的优点，然而，在包含为数甚多的晶体管组件的先进半导体装置中，结果是可观察到装置性能所增加的可变性，其可能与上述用来将经应变的硅-锗合金并入至P-沟道晶体管的漏极和源极区域中的技术有关。应变诱发硅/锗材料出现在ρ-沟道晶体管的漏极和源极区域中可大幅地改变该晶体管的电流驱动能力，并且因此，在并入该硅/锗材料或材料成分的任何变化的期间，就算是小的变化，也可能因此显著地影响该P-沟道晶体管的性能。该嵌埋的硅/锗材料的应变诱发效应与该嵌埋的应变诱发半导体材料的数量、相对于该沟道区域的距离有关，并且也与该应变诱发半导体材料的大小与形状有关。举例来说，将增加少部分的锗并入，会造成该生成的应变的增加，其原因在于该主动区域的硅/锗材料和硅材料之间的对应晶格失配 (mismatch)可能有所增加。然而，该半导体合金中锗的最大浓度可能与所使用的制程策略有关，这是因为进一步增加该锗浓度可能造成过度的锗聚集(agglomeration)，该过度的锗聚集可能接着造成晶格缺陷、或类似者的增加。此外，该漏极和源极区域中该应变诱发材料的数量及其形状可能与该漏极和源极地区中所形成的开口的大小和形状有关，其中，距离该沟道区域的有效距离也可实质上依据该对应的开口的大小和尺寸来加以决定。因此，对于提供该应变诱发硅/锗材料的给定沉积配方(也就是，该半导体材料中给定的锗浓度) 而言，该开口的大小和形状，在调整该晶体管的整体性能上，扮演着重要的角色，其中，根据该开口的大小和尺寸可显著地决定P-沟道晶体管所生成的性能增益，特别是全面染料均勻性(across dye uniformity)和全面基板均勻性。用来在ρ-沟道晶体管中形成嵌埋的硅/锗材料的一般传统制程流程包含接下来的制程步骤。在形成该主动的半导体区域(该半导体区域是用来于其中和其上形成晶体管，通常是通过形成适当的隔离区域来形成该晶体管，该隔离区域是侧向地划定该主动区域)后，依据任何适当的制程策略来形成该栅极电极结构。也就是，提供适当的材料(例如， 介电材料、电极材料、及类似者)并与一个或多个适当的介电盖件(cap)材料相结合，该介电盖件材料在形成该嵌埋的应变诱发硅/锗材料时，除了可用来实际图案化该栅极层堆栈夕卜，尚可在后续的制造阶段中，用作蚀刻和沉积掩模。在复杂的应用中，场效应晶体管的栅极电极结构可具有不大于50nm的栅极长度，从而提供基本的复杂晶体管性能(例如，就切换速度及驱动电流能力而言)。然而，该减少的关键尺寸也可使得该生成的晶体管性能明显与制程变化有关，尤其是当实作非常有效的性能增强机制(例如，将该应变诱发硅/锗材料嵌埋在P-沟道晶体管中)而产生该晶体管时。举例来说，该硅/锗材料相对于该沟道区域在侧向距离的变化可超过比例地影响该最终获得的性能，本文档来自技高网...

【技术保护点】
１．一种方法，包括：在晶体管的一开始是结晶的主动区域中形成非结晶部分，该非结晶部分是侧向相邻于该晶体管的栅极电极结构；实施第一蚀刻制程，以将该非结晶部分的材料以实质上与方向无关的方式移除，并提供开口；实施第二蚀刻制程，以调整该开口的尺寸及形状，该第二蚀刻制程具有结晶异向性移除率；以及通过选择性外延成长制程，以至少在该开口中形成应变诱发半导体。

【技术特征摘要】
2010.05.31 DE 102010029532.91.一种方法，包括在晶体管的一开始是结晶的主动区域中形成非结晶部分，该非结晶部分是侧向相邻于该晶体管的栅极电极结构；实施第一蚀刻制程，以将该非结晶部分的材料以实质上与方向无关的方式移除，并提供开口 ；实施第二蚀刻制程，以调整该开口的尺寸及形状，该第二蚀刻制程具有结晶异向性移除率；以及通过选择性外延成长制程，以至少在该开口中形成应变诱发半导体。2.如权利要求1所述的方法，其中，该第一蚀刻制程为湿化学蚀刻制程。3.如权利要求1所述的方法，其中，通过使用等向性电浆蚀刻制程，以实施该第一蚀刻制程。4.如权利要求1所述的方法，其中，该第一及第二蚀刻制程是湿化学蚀刻制程。5.如权利要求1所述的方法，其中，形成该非结晶部分包含实施离子布植制程。6.如权利要求5所述的方法，其中，实施该离子布植制程包含使用非零的倾斜角。7.如权利要求1所述的方法，其中，实施该第一蚀刻制程，以实质上完全地移除该非结晶部分。8.如权利要求1所述的方法，另包含在实施该第一蚀刻制程前，修改该非结晶部分的材料成分及结晶结构的至少一者。9.如权利要求8所述的方法，其中，该非结晶部分的材料成分经修改后，该修改部分的蚀刻率在实施该第一蚀刻制程时，较该主动区域的未修改部分大。10.如权利要求8所述的方法，其中，通过实施退火制程，以修改该结晶结构。11.一种形成晶体管的方法，该方法包含实施离子布植制程，以将布植物种引进至侧向相邻于栅极电极结构的半导体...

【专利技术属性】
技术研发人员：F·威尔贝雷特，A·卫，
申请(专利权)人：格罗方德半导体公司，格罗方德半导体德累斯顿第一模数有限责任及两合公司，
类型：发明
国别省市：GB