电压非线性电阻陶瓷组合物以及电子元件制造技术

本发明专利技术提供的电压非线性电阻陶瓷组合物，相对于100摩尔的作为主成分的ZnO，含有作为辅助成分的，换算成各元素的，Co的氧化物超过0.05原子％，而不足30原子％，Sr的氧化物超过0.05原子％而不足20原子％，除Sc和Pm以外的稀土元素的氧化物超过0.01原子％而不足20原子％，Si的氧化物超过0.01原子％而不足10原子％，而不含Al，Ga和In。或电压非线性电阻陶瓷组合物，相对于100摩尔的作为主成分的ZnO，含有作为辅助成分的，换算成各元素的，Co的氧化物超过0.05原子％而不足30原子％，Sr的氧化物超过0.05原子％而不足20原子％，除Sc和Pm以外的稀土类元素的氧化物超过0.01原子％而不足20原子％，Si的氧化物超过0.01原子％而不足10原子％，还含有锆酸钙，换算成CaZrO3，锆酸钙超过0.01原子％而不足10原子％。如果采用本发明专利技术，则能够提供CV积低，能降低各种特性的偏差，而且可以抑制晶粒的生长的电压非线性电阻陶瓷组合物。

【技术实现步骤摘要】

本专利技术涉及适用于例如叠层芯片式压敏电阻(varister)的电压非线性电阻层等的电压非线性电阻陶瓷组合物，以及将该电压非线性电阻陶瓷组合物用作电压非线性电阻层的电子元件。
技术介绍
作为具有电压非线性电阻层的电子元件的一个例子的压敏电阻，可以被用来吸收或者去除例如静电等外来的冲击(电压异常)或噪声等，以保护电子设备等的IC电路。近年来，数字信号的高速化以及通信速度的高速化发展得越来越快。尤其是在高密度多层互连(HDMI)技术等速度非常高的信号线路上使用压敏电阻时，如果压敏电阻的电容量大，则由于该电容量使传输的信号衰减，传送的信号变弱等，就会产生阻碍信号准确传输的问题。而且，由于电路驱动电压的低电压化也一直在发展，压敏电压(varister voltage)高时不能抑制冲击或噪声，存在不能保护电路的问题。因此，为了抑制低电压驱动电路上的冲击和噪声，同时实现准确的信号传输，期望有电容量小，而且非线性电阻电压也低的压敏电阻，即电容量C与非线性电阻电压V的乘积 (CV积)小的压敏电阻。在日本特開2002-246207号公报中公开了以ZnO为主成分，以ft·、Co、Cr、Al等为副成分，以特定的比例含有Si及Ca+Sr的电压非线性电阻。但是，在特開2002-246207号公报中并未记载该电压非线性电阻的电容量，是否能减小CV积尚不明了。
技术实现思路
本专利技术的目的是提供CV积低，能降低各种性能的偏差，而且可以抑制晶粒生长的电压非线性电阻陶瓷组合物，以及采用了该组合物的叠层芯片式压敏电阻(varister)等电子元件。为了达到上述目的，本专利技术的第一种电压非线性电阻陶瓷组合物，其特征在于，含有作为主成分的氧化锌，相对于100摩尔的上述氧化锌，含有作为辅助成分的，Co的氧化物，换算成Co，超过0. 05原子％而未满30原子％、Sr的氧化物，换算成Sr，超过0. 05原子％而未满 20 原子％、R 的氧化物(R 为选自由 Y、La、Ce、ft·、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、 Tm、Yb以及Lu构成的一群元素中选出的至少一种)，换算成R，超过0. 01原子％而未满20 原子％、Si的氧化物，换算成Si，超过0.01原子％而未满10原子％，不含Al、( 和h。如果采用本专利技术的第一种，上述特定组成以及含量，特别是含有Si的氧化物，而且不含有Al等，能使各种性能良好，同时还能减小这些性能的偏差，并且能抑制晶粒的生长。本专利技术的第二种的电压非线性电阻陶瓷组合物，其特征在于，含有作为主成分的氧化锌，相对于100摩尔的上述氧化锌，含有作为辅助成分的Co的氧化物，换算成Co，超过0. 05原子％而未满30原子％、Sr的氧化物，换算成Sr，超过0. 05原子％而未满20原子％、 R 的氧化物，R 为选自由 Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb 以及 Lu 构成的一群元素中选择出的至少一种，换算成R，超过0. 01原子％而未满20原子％、Si的氧化物， 换算成Si，超过0. 01原子％而未满10原子％、锆酸钙，换算成Ca&03，超过0. 01原子％而未满10原子％。根据本专利技术的第一种，上述特定组成以及含量，特别是含有Si的氧化物以及锆酸钙，能使各种性能保持良好，同时还能抑制晶粒的生长，并且减少这些特性的偏差。本专利技术的电子元件具有上述任意一种专利技术所述的电压非线性电阻陶瓷组合物构成的电压非线性电阻层。作为本专利技术的电子元件并无特别限定，可以例举出叠层芯片式压敏电阻 (varister)、盘形压敏电阻、压敏电阻复合元件等。附图说明图1为本专利技术一个实施方式的叠层芯片式压敏电阻的剖面图。图2为本专利技术的实施例和比较例的试样的，烧成温度与晶粒的平均颗粒直径的关系曲线。图3为本专利技术的实施例和比较例的试样的，烧成温度与非线性电阻电压的C. V.值的关系曲线。图4为本专利技术的实施例和比较例的试样的，烧成温度与非线性系数的C. V.值的关系曲线。图5为本专利技术的实施例和比较例的试样的，烧成温度与电容量的C. V.值的关系曲线。图6为本专利技术的实施例和比较例的试样的，烧成温度与CV积的C. V.值的关系曲线。图7为本专利技术的参考例和比较例的试样的，烧成温度与晶粒的平均颗粒直径的关系曲线。图8为本专利技术的实施例、参考例和比较例的试样的，烧成温度与非线性电阻电压的C. V.值的关系曲线。图9为本专利技术的实施例、参考例和比较例的试样的，烧成温度与非线性系数的C. V.值的关系曲线。图10 为本专利技术的实施例、参考例和比较例的试样的，烧成温度与电容量的C. V.值的关系曲线。 图11为本专利技术的实施例、参考例和比较例的试样的，烧成温度与CV积的C. V.值的关系曲线。具体实施例方式下面根据附图所示的实施方式说明本专利技术。(第一实施方式)(叠层芯片式压敏电阻)如图1所示，作为电子元件一个例子的叠层芯片式压敏电阻2具有元件主体10，它由内电极层4、6、层间电压非线性电阻层8和外侧保护层8a叠层构成。在该元件主体10的两端部形成有分别与配置在元件主体10内部的内部电极层4、6导通的一对外部端子电极12、14。元件主体10的形状并无特别限制，通常采取长方体形状。其尺寸大小也无特别限制，可以根据用途采用适当的尺寸，通常为长 (0. 6 5. 6mm) X 宽(0. 3 5. 0mm) X 厚(0. 3 1. 9mm)左右。内电极层4、6叠层在一起，其各端面露出于元件主体10两个对置端部的表面。在元件主体10两个端部形成的一对外部端子电极12、14分别与内部电极层4、6的露出的端面连接，构成回路。在元件主体10，在内部电极层4、6和层间电压非线性电阻层8的叠层方向的两个外侧端部配置有外侧保护层8a，保护元件主体10的内部。外侧保护层8a的材料可以与层间电压非线性电阻层8的材料相同，也可以不同。(内部电极层)内部电极层4、6中含有的导电材料并无特别限定，但是最好是采用由Pd或Ag-Pd合金构成的导电材料。合金中的Pd含量最好是95重量％以上。内部电极层4、6的厚度可以根据用途适当确定，通常为0. 5 5 μ m左右。(外部端子电极)外部端子电极12、14中含有的导电材料并无特别限定，通常采用由Ag或Ag-Pd合金构成的导电材料。外部端子电极12、14的厚度可以根据用途适当确定， 通常为10 50 μ m左右。(层间电压非线性电阻层)层间电压非线性电阻层8由本实施方式的电压非线性电阻陶瓷组合物构成。该电压非线性电阻陶瓷组合物含有作为主成分的氧化锌，作为辅助成分的钴氧化物、锶氧化物、R氧化物、硅氧化物，而不含Al、( 和h。主成分氧化锌(SiO)作为发现电压-电流特性的优异的电压非线性和耐冲击容量大的物质发挥作用。钴的氧化物作为作为受体(电子俘获剂)起作用，作为维持电压非线性的物质起作用。相对于100摩尔的氧化锌，钴的氧化物的含量，换算成Co，超过0. 05原子％而未满 30原子％，优选0. 1 20原子％，更理想的是0. 1 10原子％。如果钴的氧化物含量太少，则倾向于难以获得压敏电阻的性能，而含量太多的话， 则在压敏电阻的电压增大的同时，电压非线性有降低的倾向。锶的氧化物作为受体(电子俘获剂)起作用，作为维持电压非线本文档来自技高网...

【技术保护点】
１．一种电压非线性电阻陶瓷组合物，其特征在于，含有作为主成分的氧化锌，相对于１００摩尔的所述氧化锌，含有作为辅助成分的，Ｃｏ的氧化物，换算成Ｃｏ，超过０．０５原子％而未满３０原子％，Ｓｒ的氧化物，换算成Ｓｒ，超过０．０５原子％，而未满２０原子％，Ｒ的氧化物，换算成Ｒ，超过０．０１原子％而未满２０原子％，其中Ｒ为选自由Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ以及Ｌｕ构成的一群元素中的至少一种，Ｓｉ的氧化物，换算成Ｓｉ，超过０．０１原子％而未满１０原子％，不含有Ａｌ、Ｇａ和Ｉｎ。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：伊丹崇裕，上田要，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：JP