超级结半导体器件及其制造方法技术

本发明专利技术公开了一种超级结半导体器件的制造方法，包括步骤：在N型硅外延层上生长一介质膜，利用光刻和刻蚀工艺形成沟槽；在沟槽侧壁淀积一含碳硅层；在沟槽中淀积一P型半导体薄层填满所述沟槽；将N型外延层表面的P型半导体薄层、含碳硅层以及介质膜去除。本发明专利技术公开了另一种超级结半导体器件的制造方法，和第一种方法不同的是步骤二为在沟槽侧壁通过扩散形成一碳薄层。本发明专利技术还公开了一种超级结半导体器件。本发明专利技术能抑制超级结半导体器件中的P型半导体薄层的P型杂质在后续热过程中扩散到N型半导体薄层中，减少N型半导体薄层被补偿的N型载流子数，从而减少器件的比抵抗电阻，提高器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域，特别是涉及一种超级结半导体器件，本专利技术还涉及该超级结半导体器件制造方法。
技术介绍
超级结MOSFET采用新的耐压层结构，利用一系列的交替排列的P型半导体薄层和 N型半导体薄层来在截止状态下在较低电压下就将所述P型半导体薄层和N型半导体薄层耗尽，实现电荷相互补偿，从而使P型半导体薄层和N型半导体薄层在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET理论极限。 超级结半导体器件的结构和制造方法可分为两大类，第一类是利用多次光刻、外延成长和注入工艺来获得交替的P型掺杂区和N型掺杂区；第二类是在N型硅外延层上开沟槽，往该沟槽中填入P型多晶硅，或倾斜注入P型杂质，或填入P型外延层。上述第一类制造方法不仅工艺复杂，实现难度大，而且成本很高。第二类工艺中，利用P型外延层填满沟槽的方法虽然工艺难度较大，但由于其拥有成本低的特点，很有应用前景。以上方法中，不论那一类，在交替的P型半导体薄层和N型半导体薄层形成后，还有后续长时间的高温工艺，如栅氧生成工艺、推阱工艺、源漏注入后的高温退火工艺和BPSG 回流工艺，这些工艺会使P型半导体薄层如P型外延层中的B扩散到N型半导体薄层中，从而将所述N型半导体薄层中部分N型载流子中和掉，使所述超级结半导体器件的比导通电阻提高。为了减少这种效应，一种方法是将推阱工艺提到P型半导体薄层形成之前进行，但一方面该方法只能在部分工艺中实现；另一方面，即使不考虑所述推阱工艺，其它的热过程工艺如栅氧生成工艺，源漏注入后的高温退火工艺和BPSG回流工艺对B扩散的作用也不小；特别是，在所述超级结半导体器件工艺被用于中压如源漏击穿电压(BVDS)为200V及其之下时，由于每个薄层的厚度在减少，这一效应的影响就越不可以不考虑。
技术实现思路
本专利技术所要解决的技术问题是提供一种超级结半导体器件的制造方法，能抑制超级结半导体器件中的P型半导体薄层的P型杂质在后续热过程中扩散到N型半导体薄层中，减少N型半导体薄层被补偿的N型载流子数，从而减少器件的比抵抗电阻，提高器件的性能；本专利技术还提供一种超级结半导体器件。为解决上述技术问题，本专利技术提供的一种超级结半导体器件的制造方法，形成所述超级结半导体器件的交替型P型半导体薄层和N型半导体薄层时包括如下步骤步骤一、在一 N+硅基片上生长一层N型硅外延层，在所述N型硅外延层上生长一介质膜，利用光刻和刻蚀工艺形成沟槽。步骤二、在所述沟槽侧壁淀积一层含碳硅层，所述含碳硅层能为N型、或P型、或本征型。步骤三、在所述沟槽中淀积一 P型半导体薄层填满所述沟槽，所述P型半导体薄层4能为一P型硅层、或一P型硅层加一介质层、或一P型硅层加一不掺杂硅层。所述P型硅层能为P型单晶硅、或P型多晶硅、或P型不定型硅。所述P型单晶硅的生长温度能为650°c 到1200°C。所述P型多晶硅的生长温度能为580°C到650°C。所述P型不定型硅的生长温度能为510°C到5790C ο步骤四、利用回刻或化学机械研磨将所述N型外延层表面的所述P型半导体薄层、 所述含碳硅层以及所述介质膜去除。本专利技术提供的一种超级结半导体器件，包含交替型P型半导体薄层和N型半导体薄层，在所述P型半导体薄层和所述N型半导体薄层之间含有一层含碳硅层。本专利技术提供的另一种超级结半导体器件的制造方法，形成所述超级结半导体器件的交替型P型半导体薄层和N型半导体薄层时包括如下步骤步骤一、在一 N+硅基片上生长一层N型硅外延层，在所述N型硅外延层上生长一介质膜，利用光刻和刻蚀工艺形成沟槽。步骤二、在所述沟槽侧壁通过扩散工艺形成一层碳薄层。步骤三、在所述沟槽中淀积一 P型半导体薄层填满所述沟槽，所述P型半导体薄层能为一P型硅层、或一P型硅层加一介质层、或一P型硅层加一不掺杂硅层。所述P型硅层能为P型单晶硅、或P型多晶硅、或P型不定型硅。所述P型单晶硅的生长温度能为650°c 到1200°C。所述P型多晶硅的生长温度能为580°C到650°C。所述P型不定型硅的生长温度能为510°C到5790C ο步骤四、利用回刻或化学机械研磨将所述N型外延层表面的所述P型半导体薄层以及所述介质膜去除。本专利技术提供的另一种超级结半导体器件，包含交替型P型半导体薄层和N型半导体薄层，在所述P型半导体薄层和所述N型半导体薄层之间含有一层碳薄层。本专利技术制造方法所得到的所述超级结半导体器件，在所述P型半导体薄层和所述 N型半导体薄层之间含有一层含碳硅层或一碳薄层，所述含碳硅层或碳薄层能抑制P型半导体薄层中的硼(B)在后续工艺的热过程中扩散到N型半导体薄层中，通过这一扩散的抑制使N型杂质层的被补偿(或中和)N型载流子减少，从而减小器件的比抵抗电阻，提高器件的性能。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明图IA-图ID是本专利技术实施例一超级结半导体器件的制造方法的各步骤中器件的截面图；图2是本专利技术实施例一超级结半导体器件的结构示意图；图3A-图3D是本专利技术实施例二超级结半导体器件的制造方法的各步骤中器件的截面图。具体实施例方式如图IA-图ID所示，是本专利技术实施例一超级结半导体器件的制造方法的各步骤中器件的截面图，形成所述超级结半导体器件的交替型P型半导体薄层和N型半导体薄层时5包括如下步骤步骤一、如图IA所示，在一 N+硅基片1上生长一层N型硅外延层2 ；所述N+硅基片1的电阻率在0. 001欧姆·厘米 0. 003欧姆·厘米；所述N型硅外延层2的厚度和电阻率是按照器件设计的要求来确定的，如对源漏击穿电压(BVDQ * 的器件，所述N型硅外延层2的电阻率选取在2欧姆·厘米 10欧姆·厘米、厚度选取40微米 55微米。 在所述N型硅外延层2上生长一层氧化硅膜3，所述氧化硅膜3能做为后续沟槽刻蚀工艺的掩膜、也能做为化学机械研磨时阻挡层。通过光刻工艺和刻蚀工艺得到沟槽的图形，所述沟槽的深度能穿过所述N型硅外延层2到达所述N+硅基片1、也能只停留在所述N型硅外延层2中。所述氧化硅膜3能采用热氧化工艺生长、也能采用化学气象淀积(CVD)工艺来实现。所述沟槽的刻蚀工艺能利用所述氧化硅膜3做为掩膜、也能利用光刻胶做为掩膜，刻蚀后的所述氧化硅膜厚度要在1000埃以上。步骤二、如图IB所示，在所述沟槽侧壁生长一层含碳硅层41，所述含碳硅层41能为N型、或P型、或本征型。所述含碳硅层41的厚度小于3000埃，掺碳浓度要比其后填的 P型半导体薄层42中硼浓度高，最好要求高一个数量级以上。所述含碳硅层41是P型时， 那么其P型杂质浓度要与P型半导体薄层42中的硼浓度在同一数量级上；如果所述含碳硅层41是N型的，那么其N型杂质浓度要与所述硅外延层2中的N型杂质浓度在同一数量级上。步骤三、如图IC所示，在所述沟槽中淀积一 P型半导体薄层42填满所述沟槽，所述P型半导体薄层能为一 P型硅层、或一 P型硅层加一介质层、或一 P型硅层加一不掺杂硅层。所述P型硅层中的杂质用于平衡相邻的N型半导体薄层中的N型杂质，为了得到理想的器件特性，P型半导体薄层中的P型杂质总量要与N型半导体薄层中的N型杂质总量相同，如果所述含碳硅层41是P型或N型时，其中的杂质也要考虑。为了得到无缝的填充并减少工艺难度，P型半导体本文档来自技高网...

【技术保护点】
１．一种超级结半导体器件的制造方法，其特征在于，形成所述超级结半导体器件的交替型Ｐ型半导体薄层和Ｎ型半导体薄层时包括如下步骤：步骤一、在一Ｎ＋硅基片上生长一层Ｎ型硅外延层，在所述Ｎ型硅外延层上生长一介质膜，利用光刻和刻蚀工艺形成沟槽；步骤二、在所述沟槽侧壁淀积一层含碳硅层；步骤三、在所述沟槽中淀积一Ｐ型半导体薄层填满所述沟槽，所述Ｐ型半导体薄层能为一Ｐ型硅层、或一Ｐ型硅层加一介质层、或一Ｐ型硅层加一不掺杂硅层；步骤四、利用回刻或化学机械研磨将所述Ｎ型外延层表面的所述Ｐ型半导体薄层、所述含碳硅层以及所述介质膜去除。

【技术特征摘要】

【专利技术属性】
技术研发人员：肖胜安，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31