直通基底穿孔结构及其制造方法技术

一种直通基底穿孔结构及其制造方法，该制造方法包含：提供半导体基底；蚀刻第一通孔于半导体基底中；形成间隙壁于第一通孔的侧壁；经由第一通孔蚀刻半导体基底，以形成第二通孔；湿蚀刻第二通孔，以形成瓶状通孔；形成绝缘层，在瓶状通孔底部的内壁；沉积第一导电层于瓶状通孔中，其中第一导电层定义瓶状通孔底部的腔体；形成连接垫于半导体基底的正侧，其中连接垫与第一导电层电连接；研磨半导体基底的背侧以暴露出腔体；以及填入第二导电层于腔体中。

【技术实现步骤摘要】

本专利技术涉及一种半导体技术，尤其是涉及一种用于堆叠封装的。
技术介绍
集成电路封装技术持续发展以达到微型化及设置可靠度的需求。已知的堆叠封装为具有至少二个芯片或二个封装体的垂直立式结构，其中芯片或封装体是以一个堆叠于另一个上方设置。以存储器装置为例，借助使用堆叠结构，即可经由半导体整合工艺制造出具有两倍以上的存储器容量。堆叠封装不仅可增加存储器的容量，还可增加设置集成度以及设置面积的利用效率。目前已有使用直通硅晶穿孔的堆叠封装结构，其直通硅晶穿孔形成于芯片中，因此芯片可经由直通硅晶穿孔彼此物理和电性连接。直通硅晶穿孔的制造，一般以导电材料填入通孔中，且导电材料穿过硅基底，以连接其他的直通硅晶穿孔及接合层的导体。举例而言，垂直孔洞定义于晶片级的各个芯片的预定部分。绝缘层接着形成于垂直孔洞的表面上。借着形成籽晶金属层于绝缘层上，金属可通过电镀工艺填入垂直孔洞中， 并形成直通硅晶穿孔。其后，利用晶片背部研磨暴露直通硅晶穿孔。在切割晶片并将其分成多个芯片之后，以一个或一个以上的直通硅晶穿孔，将至少两个芯片垂直堆叠于其中之一基底上，其中芯片是以一个堆叠于另一个上方设置。最后，将堆叠芯片及基底的上表面模封，并且设置锡球于基底的下表面。然而，当以传统化学气相沉积工艺填入10微米以下的通孔时，直通硅晶穿孔工艺面临挑战。此外，当沉积材料层于通孔时，大尺寸通孔亦面临低产出的问题。因此，产业上需要改良的直通硅晶穿孔结构及工艺，以解决上述问题。
技术实现思路
本专利技术提供一种直通基底穿孔及其制造方法，其可改善利用直通硅晶穿孔制造堆叠封时的重叠精度。本专利技术提出一种直通基底穿孔结构的制造方法，包含提供基底，其上设有层间介电层；在层间介电层以及半导体基底中，蚀刻第一通孔；在第一通孔的侧壁，形成间隙壁； 经由第一通孔蚀刻半导体基底，以形成第二通孔；拓宽第二通孔，以形成瓶状通孔；在瓶状通孔底部的内壁，形成绝缘层；沉积第一导电层于瓶状通孔中，其中第一导电层定义瓶状通孔底部的腔体；形成连接垫于半导体基底的正侧，其中连接垫与第一导电层电连接；研磨半导体基底的背侧以暴露出腔体；以及由半导体基底的背侧填入第二导电层于腔体中。本专利技术亦提出一种直通基底穿孔结构的制造方法，包含提供基底，其上设有层间介电层；于层间介电层以及半导体基底中蚀刻多个第一通孔，其中第一通孔彼此紧邻设置； 在第一通孔的侧壁上，形成间隙壁；经由第一通孔蚀刻半导体基底，以形成多个第二通孔；拓宽连通第二通孔，以形成瓶状通孔；形成绝缘层于基底上的瓶状通孔中；沉积第一导电层于瓶状通孔中，其中第一导电层定义瓶状通孔底部的腔体；形成连接垫于基底的正侧，其中连接垫与第一导电层电连接；研磨基底的背侧以暴露出腔体；以及由基底的后侧填入第二导电层于腔体中。附图说明图1-8为根据本专利技术的优选实施例所绘示的用于连结堆叠芯片的直通基底穿孔结构的制造方法的截面图。图9为根据本专利技术的优选实施例所绘示的定义直通基底穿孔的光致抗蚀剂的孔洞图案组的俯视图。图10为根据本专利技术的又一优选实施例所绘示的定义直通基底穿孔的光致抗蚀剂图案的俯视图。图11为根据本专利技术的另一优选实施例所绘示的定义直通基底穿孔的光致抗蚀剂图案的俯视图。附图标记说明10:基底IOa:主要表面12:层间介电层14:硬掩模层16:光致抗蚀剂图案16a:主要孔洞图案1 :次要孔洞图案20 通孔20a 主要通孔20b 次要通孔22:间隙壁材料层22a:间隙壁30 深通孔30a 主要深通孔30b 次要深通孔40 瓶状通孔40a、46 腔体42:绝缘层44:第一导电层44a:导电插拴50 连接垫52 可接合的金属层54 粘着层62 籽晶层64:第二导电层80 直通基底穿孔82 第一半部84:第二半部具体实施例方式虽然本专利技术以实施例披露如下，然其并非用以限定本专利技术，任何本领域一般技术人员，在不脱离本专利技术的精神和范围内，当可作些许的更动与润饰，因此本专利技术的保护范围当视权利要求所界定为准，且为了不致使本专利技术的精神晦涩难懂，一些已知结构与工艺步骤的细节将不再于此披露。同样地，附图所表示为实施例中的装置示意图但并非用以限定装置的尺寸，特别是，为使本专利技术可更清晰地呈现，部分元件的尺寸可能放大呈现于图中。图1-8为根据本专利技术的优选实施例所绘示的用于堆叠封装的直通基底穿孔结构的制造方法的剖面图。如图1所示，提供基底10，该基底具有正侧及背侧，其中基底10可例如为硅基底，或基底10可包含其他基底，例如具有外延层的硅基底、包含埋入式绝缘层的绝缘层上覆硅基底、砷化镓(GaAs)基底、磷砷化镓基底(GaAsP)、磷化铟QnP)基底、砷铝镓 (GaAlAs)基底、或是磷镓铟基底(InGaP)，本专利技术并不限于此。多个电路元件(未绘示)，例如晶体管或电容器，可制造于基底10的主要表面IOa上。基底10具有厚度t，以300厘米的晶片来说，基底10的厚度t约为760微米。层间介电层12设于基底10的主要表面IOa 上，其中层间介电层12可为单一材料层或是多层材料层的结构。接着，形成金属内连线结构(未绘示)于层间介电层12中。硬掩模层14形成于层间介电层12上，其中硬掩模层14 例如为碳、底部抗反射层材料、金属或其组合。如图2所示，光致抗蚀剂图案16形成于硬掩模层14上。本实施例中，光致抗蚀剂图案16包含孔洞图案组，其具有主要孔洞图案16a以及多个次要孔洞图案16b，其中次要孔洞图案16b围绕主要孔洞图案16a。光致抗蚀剂图案16的孔洞图案组的俯视图绘示于图 9中。根据优选实施例，孔洞图案组可为约50微米X50微米或者更小。在实施例中，如图 10所示，光致抗蚀剂图案16包含主要孔洞图案16a以及环状孔洞图案16b，其环绕主要孔洞图案16a。根据其他实施例，如图11所示，光致抗蚀剂图案16可包含矩型主要孔洞图案 16a以及矩型环状孔洞图案16b，其环绕主要孔洞图案16a。如图3所示，使用光致抗蚀剂图案16为蚀刻掩模，进行干蚀刻工艺以形成多个通孔20，其包含主要通孔20a以及多个次要通孔20b，其穿过层间介电层12并延伸至基底10 的预定深度dl。随后，剥除图案化的光致抗蚀剂图案16。根据本专利技术的优选实施例，在基底10主要表面下的预定深度dl小于5微米。接续，间隙壁材料层22顺应地沉积于基底10 上，以在通孔20的侧壁及底部形成一层。本实施例中，间隙壁材料层22由相对于基底10 具有高蚀刻选择比的介电材料构成。优选情形下，间隙壁材料层22可由氮化硅所构成。间隙壁材料层22可覆盖硬掩模层14的顶面。如图4所示，在沉积间隙壁材料层22之后，进行各向异性的干蚀刻工艺以经由通孔20蚀刻间隙壁材料层22以及基底10，以于各个通孔20下形成深通孔30，其包含主要深通孔30a以及多个次要深通孔30b。如此，形成间隙壁2 于各个通孔20的侧壁。根据优选实施例，蚀刻基底10的主要表面下的预定深度d2小于53微米。如图5所示，进行蚀刻工艺，经由深通孔30蚀刻位于间隙壁2 下方的基底10的侧壁。由于主要深通孔30a以及多个次要深通孔30b彼此紧邻设置，加宽的主要深通孔30a 以及加宽的多个次要深通孔30b将合并形成连通的瓶状通孔40，其包含主要通孔20a以及次要通孔20b位于底部连通腔室40a之上。在优选实施例中本文档来自技高网...

【技术保护点】
１．一种直通基底穿孔结构的制造方法，其特征在于，包含：提供基底，该基底具有正侧及背侧，在该正侧上设有层间介电层；在该层间介电层及该基底中，蚀刻第一通孔；在该第一通孔的侧壁，形成间隙壁；经由该第一通孔蚀刻该基底，以形成第二通孔；拓宽该第二通孔，以形成瓶状通孔；在该瓶状通孔底部的内壁，形成绝缘层；沉积第一导电层于该瓶状通孔中，其中该第一导电层定义该瓶状通孔底部的腔体；形成连接垫于该基底的正侧，其中该连接垫与该第一导电层电性连接；研磨该基底的背侧以暴露出该腔体；以及由该基底的该背侧填入第二导电层于该腔体中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林瑄智，任兴华，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：71