半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，包括：提供待蚀刻的晶片，该晶片顶层形成有一金属层；在晶片上涂覆第一光致抗蚀剂层；对晶片进行第一次曝光和显影，以形成第一图案；对晶片进行第一次蚀刻，以蚀刻掉金属层的第一部分；去除第一光致抗蚀剂层；进行湿法清洗；在晶片上涂覆第二光致抗蚀剂层；对晶片进行第二次曝光和显影，以形成第二图案；对晶片进行第二次蚀刻，以蚀刻掉金属层的第二部分；去除第二光致抗蚀剂层；以及进行湿法清洗。该方法能够在整个晶片上提供更多光致抗蚀剂保护以防止等离子体轰击损伤，并且能够为铝线侧壁提供更多聚合物保护以提高蚀刻的各向异性，从而实现无腐蚀缺陷且具有良好侧壁形貌的半导体制造。

【技术实现步骤摘要】

本专利技术涉及一种，具体而言，涉及一种用于高传输比铝焊垫蚀刻的双重构图(double patterning)法，其能够在进行高传输比铝焊垫蚀刻时防止铝表面的腐蚀缺陷并提高蚀刻的各向异性。
技术介绍
在超大规模数字集成电路中，所使用的晶体管一般是互补金属氧化物半导体 (CMOS)场效应晶体管。简化的CMOS工艺由14道工序组成(1)双阱注入在硅片上形成η 阱和P阱；(2)浅槽隔离用于隔离亚微米技术节点以下的有源区；(3)通过生长栅氧化层、 淀积多晶硅和蚀刻得到栅结构；(4)轻掺杂漏区(LDD)注入形成源漏区的浅注入；(5)制作侧壁，用于在随后的源/漏注入工艺中保护沟道；(6)中等能量的源/漏区注入，形成的结深大于LDD的注入深度；(7)金属接触形成硅化物接触，使金属钨与硅紧密结合在一起；(8) 通过局部互连(Li)形成晶体管和接触点之间的第一层金属布线；(9)淀积第一层层间介质 (ILD-I)，并制作连接局部互连金属和第一层金属的通孔；(10)淀积具有三层结构的第一层金属叠层，并对其进行蚀刻；(11)淀积第二层层间介质(ILD-2)并制作通孔；(1 淀积第二层金属叠层并对其进行蚀刻，然后淀积第三层层间介质(ILD-3)并制作通孔，如此重复地形成第三层金属叠层和第四层层间介质(ILD-4)、第四层金属叠层和第五层层间介质 (ILD-5) ； (13)形成厚度较之于前面四层金属层要厚的顶层金属层，并对其进行蚀刻，以形成用于后续封装工艺中引出管脚的金属焊垫；(14)在顶层金属层上形成最后一层层间介质(ILD-6)，随后形成钝化层，用于保护器件不受湿气、划伤和玷污的影响。至此，已完成半导体器件制造的全部14道工序，这些工艺总称为前端工艺。然后，在完成对晶片的电学测试之后，需要对晶片进行封装，这被称为后端工艺。在封装过程中，通过划片工艺将晶片分成若干单独的管芯(die)，并将管芯粘贴在金属引线框架或管壳上，而金属引线框架或管壳与管芯之间的电连接正是通过用导线连接管芯表面的金属焊垫与引线框架或管壳内端来实现的。由此可见，最后一道金属焊垫形成工艺是连接前端半导体器件制造工艺和后端半导体管芯封装工艺的关键一环。铝是半导体制造中最主要的导线材料，具有电阻低、易于沉积和蚀刻的优点，因而铝互连工艺作为一种较为成熟的技术以其稳定的工艺、低廉的价格而广泛应用于超大规模集成电路中。随着集成电路的芯片集成度越来越高，半导体器件的设计规则从65nm缩小到 45nm,目前已向32nm甚至更小尺寸的工艺进行挑战。器件尺寸的缩小导致铝布线的宽度也随之减小，伴随而来的是尖峰现象和电致迁移。尖峰现象是由于硅原子与铝原子的交互扩散造成的，可以通过在铝中添加少量的硅以降低交互扩散的驱动力来解决。电致迁移是指由于铝电子被大量电子流带走产生空隙而最后造成断线，可以通过在铝中加入少量的铜来改善这种现象。因此，半导体制造中所使用的铝布线通常都含有硅、铜等。图1是示出了常规的用于铝金属层的构图法的流程图。在步骤101中，在待蚀刻的晶片上涂覆一光致抗蚀剂(PR)层，其中，在所述待蚀刻的晶片顶层已经形成有一叠层，该叠层包括第一阻挡层、金属层和第二阻挡层。所述第一阻挡层和所述第二阻挡层例如由钛(Ti)/氮化钛(TiN)构成，用来抑制互连布线中的电致迁移。所述金属层例如由掺杂有少量的铜和硅的铝构成。另外，由于将要蚀刻的是金属层，为了防止由于曝光时其表面反射的光损伤附近的I3R而导致显影后检查(ADI)关键尺寸(⑶)不佳，所以通常在叠层与ra层之间通过旋涂法涂覆一层抗反射涂层(ARC)。接着，在步骤102中，通过使用紫外光、深紫外光或极紫外光照射，对涂覆有I3R层的晶片进行曝光。然后，在步骤103中，对曝光后的晶片进行显影，以在I3R层上形成将要转印到叠层上的图案。接着，在步骤104中，在比室温稍高的温度(如70°C )下对显影后的晶片进行蚀刻，其中，蚀刻的源气体例如为Cl2和BC13、 CCI4等的混合气体。然后，在步骤105中，使用常规的ra剥离处理，例如使用A或O2/H2O作为灰化剂的等离子体增强灰化处理，剥离I3R掩膜。最后，在步骤106中，对灰化去胶后的晶片进行常规湿法清洗。在半导体蚀刻工艺中，为了防止横向蚀刻，通常会有意在蚀刻图案的侧壁上形成聚合物作为保护膜，这些聚合物一般是在蚀刻过程中由I3R中的碳与蚀刻气体(如C2F4)和蚀刻产物结合在一起形成的。由于聚合物能够阻挡对侧壁的横向蚀刻，增强蚀刻的各向异性，并且保护侧壁不被等离子体轰击损伤，从而能够实现对蚀刻后检查(AEI)关键尺寸 (CD)的良好控制。因此，在铝的蚀刻中ra是不可或缺的。一般而言，铝互连工艺中通常将用于在后端半导体管芯封装工艺中引出管脚的铝焊垫作为顶层金属层进行蚀刻。图2示出了已经完成前道半导体芯片制造工艺而尚未封装的半导体管芯200的一个示例。如图2中所示，在管芯200的核心电路区201周围布有一圈铝焊垫202，并且这些铝焊垫202通过铝布线203连接到核心电路区201。这里引入一个新的概念——蚀刻传输比，其是指材料层中的在蚀刻工艺中被蚀刻掉的部分占整个材料层的面积比率。作为顶层金属层，除了留下作为焊垫的铝块以及连接焊垫与核心电路区的铝线以外的铝都已被蚀刻掉，因而蚀刻传输比通常都高达80 90%。在具有如此高的蚀刻传输比的铝焊垫蚀刻工艺中，由于需要蚀刻掉的面积较大而覆盖PR的面积较少，因而铝线侧壁严重缺乏聚合物保护，导致横向蚀刻严重，铝布线变细或断开。而且，由于传统工艺中 I3R的厚度不能无限制地增加，且顶层金属层较之于其他金属层要厚，因而长时间的蚀刻也容易对铝焊垫表面造成损伤。图3A和:3B分别示出了现有的铝焊垫蚀刻工艺中在铝表面形成的微掩蔽现象和腐烛缺陷(micro masking)。由于在铝中加入了少量的硅和铜，蚀刻时残留的硅和铜颗粒将阻碍颗粒下面的铝的蚀刻，进而形成柱状的残留物，如图3A中所示。该柱状残留物通常会导致半导体器件中的电路短路，这就是所谓的微掩蔽现象。对于硅的蚀刻，可以在氯化物等离子体气体中完成，生成的SiCl4容易挥发，所以不会残留硅。然而，CuCl2较难挥发，所以必须以物理方式的离子轰击来使Cu原子去除。另外，当铝在氯气等离子体中蚀刻之后，其表面和侧壁仍有氯气残留，而蚀刻产物AlCl3也会与ra发生反应。一旦晶片离开真空设备后，这些成分将会与空气中的水分反应形成HC1，HC1进一步侵蚀铝而产生A1C13。只要所提供的水汽充足， 铝的腐蚀将持续进行，如图3B中所示。目前，为了解决上述问题，在现有的铝焊垫蚀刻工艺中已采用例如高偏置电压、非氟基等离子体蚀刻气体(如CH4)和优化的湿法清洗等。然而，偏置电压高会使等离子体对4铝表面的轰击更加猛烈，从而导致铝布线渐缩(taper)或铝焊垫缩退(pullback)。在采用 CH4气体作为主要蚀刻气体的非氟基等离子体蚀刻中，大量聚合物残留且在蚀刻完成之后也难以通过常规的湿法清洗来去除。而使用优化的湿法清洗，又存在与传统半导体制造工艺不易兼容的问题，并且优化的湿法清洗必定会导致工艺复杂度提高以及制造成本增加。综上所言，迫切需要一种能够在高传输比铝焊垫蚀刻时防止上述缺陷的突破性方法。
技术实现思路
在
技术实现思路
部分中引入了一系本文档来自技高网...

【技术保护点】
１．一种半导体器件的制造方法，包括下列步骤：提供待蚀刻的晶片，所述晶片顶层形成有一金属层；在待蚀刻的晶片上涂覆第一光致抗蚀剂层；对涂覆有所述第一光致抗蚀剂层的晶片进行第一次曝光和显影，以形成第一图案；对所述第一次显影后的晶片进行第一次蚀刻，以蚀刻掉所述金属层的第一部分；去除所述第一光致抗蚀剂层；对所述晶片进行湿法清洗；在所述晶片上涂覆第二光致抗蚀剂层；对涂覆有所述第二光致抗蚀剂层的晶片进行第二次曝光和显影，以形成第二图案；对所述第二次显影后的晶片进行第二次蚀刻，以蚀刻掉所述金属层的第二部分；去除所述第二光致抗蚀剂层；以及对所述晶片进行湿法清洗。

【技术特征摘要】

【专利技术属性】
技术研发人员：孙武，尹晓明，张海洋，武咏琴，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31